Vivado關(guān)于dds IP核實現(xiàn)任意頻率的正余弦波輸出

目錄
一、dds IP核的創(chuàng)建與參數(shù)配置
1、創(chuàng)建dds IP核
2、參數(shù)配置
3、可編程輸入設(shè)置
4、詳細(xì)的設(shè)置
5、輸出頻率設(shè)置
6、配置總結(jié)
7、輸出增量和對應(yīng)頻率總結(jié)
二、相關(guān)數(shù)據(jù)計算
1、DDS輸出波形頻率fout、相位增量?Θ、頻率分辨率?f、相位位寬BΘ(n)相關(guān)函數(shù)計算
2、舉例
三、 工程實現(xiàn)
四、dds IP核內(nèi)部架構(gòu)簡介
1、dds IP核核心架構(gòu)
2、DDS編譯器核心的標(biāo)準(zhǔn)模式使用相位截斷
五、DDS IP相關(guān)資料

一、dds IP核的創(chuàng)建與參數(shù)配置

1、創(chuàng)建dds IP核
首先創(chuàng)建工程后在左邊打開IP catalog ，輸入dds找到dds IP核，雙擊DDS compiler打開dds IP核，進行配置；
2、參數(shù)配置

圖1.2.1 dds IP核參數(shù)配置

（1）Component Name 可以修改IP核名字

（2）Configuration options 配置選項：這里我們選擇phase generator and sin cos LUT

（3）system clock（系統(tǒng)時鐘） 125MHz（范圍0.01—1000MHZ）；通過奈奎斯特定理可知，最大輸出的頻率為62.5MHz，實際測得輸出最大頻率為62.3576MHz，當(dāng)輸出的頻率超過30MHz的時候頻率就開始不穩(wěn)定；要想輸出更大的頻率，可以通過增加系統(tǒng)時鐘來實現(xiàn)；

（4）Number of channels（通道數(shù)選擇） 1；最多可以選擇16個通道輸出，本項目為實現(xiàn)任意可調(diào)頻率輸出只用到單通道輸出即可；

（5）Frequency per channel （每通道頻率） 125MHz；通過系統(tǒng)時鐘除以通道數(shù)得到每通道的頻率；

（6）Parameter selection （參數(shù)選擇） system parameters；系統(tǒng)參數(shù)，為了更精確的輸出任意頻率，選擇系統(tǒng)參數(shù)模式；

（7）Spurious free dynamic range（偽動態(tài)自由范圍） 48（決定輸出正余弦數(shù)據(jù)位寬n,范圍為6*（n-1）~6*n，后面選擇正弦或者余弦輸出時位寬為8位，如果正余弦同時輸出則位寬為16位，正弦為高8位，余弦為低8位）

（9）Frequency resolution（頻率分辨率） 0.02910383045673370361328125（決定相位位寬，由相位位寬函數(shù)可得出頻率分辨率，分辨率越精確，可調(diào)輸出頻率越精確，相位位寬函數(shù)在后面講到）

（10）Noise shaping（噪聲整形）：控制是否相位截斷、抖動或泰勒級數(shù)校正使用；

3、可編程輸入設(shè)置

圖1.3.1 dds IP核參數(shù)配置

（1）Phase increment programmability（相位增量可編程性）
Fixed（固定模式）；固定輸出頻率，不可任意調(diào)整；
Programmable（可編程模式）；根據(jù)設(shè)計需求選擇相位增量可編程模式，通過頻率輸出函數(shù)可知，輸入不同相位增量時可輸出不同頻率，頻率輸出函數(shù)后面講到；
Streaming（流水模式）；

（2）Phase offset programmability
None（無）；選擇無相位偏移；
Fixed（固定模式）；固定相位偏移；
Programmable（可編程模式）；可以調(diào)整波形相位；
Streaming（流水模式）；

（3）Output selection（輸出選擇）
Sine and cosine（正弦和余弦）；如果用到正弦和余弦同時輸出，則高8位表示正弦輸出，低8位表示余弦輸出；
Sine（正弦）；選擇正弦輸出即可；
Cosine （余弦）；

（4）Polarity （極性）沒用上，不用選；
Negative sine（負(fù)極性正弦）；
Negative cosine（負(fù)極性余弦）；

（5）Implementation options（實現(xiàn)選項）
Memory type（內(nèi)存類型：它控制SIN/COS查找表的實現(xiàn)）：auto默認(rèn)選擇自動、distribution rom（分布rom）、block rom（塊rom）
Optimization goal（優(yōu)化目標(biāo)：選擇控制實現(xiàn)決策的目標(biāo)是最高速度還是最低資源）：auto默認(rèn)選擇自動、area（區(qū)域）、speed（速度）
DSP48 use（控制相位累加器和后續(xù)添加階段（相位偏移或抖動噪聲添加）的實現(xiàn)）：minimal（默認(rèn)最?。aximal（最大）

4、詳細(xì)的設(shè)置

圖1.4.1 dds IP核參數(shù)配置

本頁默認(rèn)即可，在AXI Channel options下可以選擇 output tready（輸出正余弦數(shù)據(jù)有效信號）輸出引腳；

Latency options（延遲選項：選擇延遲是由GUI自動配置還是手動配置）
Auto （默認(rèn)自動）；
Configurable （手動）；

Control signals（控制信號）
ACLKEN （時鐘使能信號） ARESETN（復(fù)位信號，低有效）

5、輸出頻率設(shè)置

圖1.5.1 dds IP核參數(shù)配置

Channel（通道） output frequency（輸出頻率）
根據(jù)之前選擇為單通道輸出，為了輸出任意頻率之前選擇相位增量可編程模式，輸出頻率由相位增量決定，這里不設(shè)置輸出頻率；

6、配置總結(jié)

圖1.6.1 dds IP核參數(shù)配置

Summary 總結(jié)，可以看到之前的各種配置參數(shù)；

7、輸出增量和對應(yīng)頻率總結(jié)

圖1.7.1 dds IP核參數(shù)配置

Additional summary 額外的總結(jié)，可以通過之前輸入的輸出頻率看到每個通道數(shù)對應(yīng)的16進制的相位增量，以及理論輸出的頻率，如果之前選擇了相位偏移，還可以看到16進制的相位偏移增量以及相位增量值；

二、相關(guān)數(shù)據(jù)計算

1、DDS輸出波形頻率fout、相位增量?Θ、頻率分辨率?f、相位位寬BΘ(n)相關(guān)函數(shù)計算
DDS輸出波形頻率fout是系統(tǒng)時鐘頻率fclk、相位累加器中的相位數(shù)據(jù)位寬BΘ(n) 和相位增量值?Θ 的函數(shù)：

相位增量值?Θ是輸出波形頻率fout、系統(tǒng)時鐘頻率fclk、相位累加器中的相位數(shù)據(jù)位寬BΘ(n) 的函數(shù)：

如果DDS核是時分多路復(fù)用做多個通道，那么每個通道的有效時鐘頻率減少。對于C個通道，所需相位增量為:

根據(jù)系統(tǒng)時鐘頻率fclk和相位累加器中的相位數(shù)據(jù)位寬BΘ(n) 可以得到頻率分辨率?f的函數(shù)：

相位位寬BΘ(n)是系統(tǒng)時鐘頻率fclk和頻率分辨率?f取對數(shù)的函數(shù)：

2、舉例
系統(tǒng)時鐘頻率為125MHz，想要調(diào)整輸出的頻率為14.7456MHz，相位位寬設(shè)置為32位；

則fclk=125MHz，fout=14.7456MHz，BΘ(n)=32；通過上述函數(shù)計算出來的?Θ值取四舍五入，再轉(zhuǎn)換為16進制數(shù)后得到1E32F0EE，將該16進制數(shù)通過創(chuàng)建的dds IP核輸入后，通過創(chuàng)建好的工程輸出到外部通過示波器測得輸出值；

三、工程實現(xiàn)

將創(chuàng)建好的dds IP核例化到創(chuàng)建的dds_wave模塊當(dāng)中，將dds IP核輸出的信號sin_reg[7:0]給到sin輸出；
assign sin = {~sin_reg[7],sin_reg[6:0]};

這里為什么要將最高位取反呢？因為如果不取反得到的就不是標(biāo)準(zhǔn)的正弦波，通過仿真可以看到輸出結(jié)果，在我們改變相位增量時，對應(yīng)的輸出波形頻率也發(fā)生了改變，由于外部沒有DAC的情況，無法通過示波器測得輸出的正弦波，本次工程主要是要實現(xiàn)任意頻率的輸出，因此就提取sin[7]來作為輸出可以反映整個波形的頻率；

圖3.1.1 正弦輸出仿真

四、dds IP核內(nèi)部架構(gòu)簡介

1、dds IP核核心架構(gòu)

圖4.1.1 dds核心架構(gòu)

DDS IP核核心架構(gòu)：內(nèi)部主要由相位發(fā)生器和正余弦查找表構(gòu)成，相位發(fā)生器由一個累加器和一個可選的加法器組成相位偏移量的加法。當(dāng)核心被定制時，相位增量(PINC)和相位偏移(POFF)可以獨立配置為固定，可編程(使用配置通道)或流(使用輸入相位通道)。

2、DDS編譯器核心的標(biāo)準(zhǔn)模式使用相位截斷

圖4.2.1相位截斷DDS (DDS核心簡化圖)

通過輸入一個相位增量Δθ，積分器(D1和A1分量)計算相位斜率，通過查找表T1映射到一個正弦(可能是復(fù)數(shù))。Q1是一個切片器，可以把高精度的相位切片至低精度的相位。量化器Q1的輸入是高精度的相位，然后輸出量化后精度較低的相位。然后該信號出現(xiàn)在查找表的地址端口，實現(xiàn)相位空間到時間的映射。
查找表的深度和寬度分別影響信號的相角分辨率和振幅分辨率。
直接數(shù)字合成器使用具有適當(dāng)查找表的尋址方案來形成任意頻率正弦信號的樣本。如果需要模擬輸出，DDS將這些樣本提供給數(shù)字-模擬轉(zhuǎn)換器(DAC)和低通濾波器，以獲得具有特定頻率結(jié)構(gòu)的模擬波形。當(dāng)然，樣本也通常直接用于數(shù)字領(lǐng)域。查找表傳統(tǒng)上存儲均勻間隔的余弦波和正弦波的樣本。

五、DDS IP相關(guān)資料

更多關(guān)于dds IP核的設(shè)置與使用可以查找相關(guān)文檔；文章來源地址http://www.zghlxwxcb.cn/news/detail-781507.html

到了這里，關(guān)于Vivado關(guān)于dds IP核實現(xiàn)任意頻率的正余弦波輸出的文章就介紹完了。如果您還想了解更多內(nèi)容，請在右上角搜索TOY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！