????????時(shí)序約束是我們對(duì)FPGA設(shè)計(jì)的要求和期望，例如，我們希望FPGA設(shè)計(jì)可以工作在多快的時(shí)鐘頻率下等等。
? ? ? ? 設(shè)計(jì)是要求系統(tǒng)中的每一個(gè)時(shí)鐘都進(jìn)行時(shí)序約束。
一、分組約束語(yǔ)法（NET、PIN、INST）
????????TNM是最基本的分組約束語(yǔ)法，其語(yǔ)法定義如下：
????????{NET|INST|PIN} "net_or_pin_or_inst_name" TNM = [predefined_group] identifier;
????????可見，TNM的定義起始關(guān)鍵字可以有三種——NET（網(wǎng)絡(luò)）、INST（實(shí)例）、PIN（端口）。
- INST關(guān)鍵字用來(lái)指明一個(gè)實(shí)例，為后續(xù)該分組的搜索限制了一個(gè)范圍；
- PIN指的是端口，指明具體某個(gè)原語(yǔ)的管腳。
- NET關(guān)鍵字用來(lái)指明網(wǎng)絡(luò)分組，該分組約束會(huì)自動(dòng)包含"net_or_pin_or_inst_name"名稱中指定的那個(gè)網(wǎng)絡(luò)名下游所連接的所有元素。
????????predefined_group是一個(gè)可選的參數(shù)，不寫明的時(shí)候，該分組包含所有可包含的元素；若注明，則該分組只包含[predefined_group]類的元素。針對(duì)ISE軟件來(lái)說，預(yù)先定義好的分組大概有以下這些：FFS：觸發(fā)器組；RAMs：存儲(chǔ)器組；LATCHES：鎖存器組；PADS：焊盤組；CPUS：處理器組；HSIOS：高速IO組；MULTS：乘法器組。
????????最后identifier指明了該分組的名稱，以供后續(xù)語(yǔ)法在調(diào)用該分組時(shí)使用。
二、分組時(shí)序約束（TNM_NET）
????????TNM_NET也是一個(gè)基本的分組約束語(yǔ)法，其語(yǔ)法定義如下：
????????{NET|INST} "net_name" TNM_NET = [predefined_group] identifier;
????????TNM_NET分組定義語(yǔ)法幾乎與TNM是一樣的，除了兩個(gè)區(qū)別：
- TNM_NET只能根據(jù)網(wǎng)絡(luò)來(lái)定義分組；
- TNM_NET指明的網(wǎng)絡(luò)名在選擇分組成員時(shí)，可以穿過IBUF、BUFG這樣的原語(yǔ)去往下游擴(kuò)散，而TNM則不行。因此，通常用TNM_NET來(lái)為FPGA芯片的焊盤部分指定分組。
三、輸入時(shí)鐘周期約束（TIMESPEC）
???????要對(duì)一個(gè)被輸入時(shí)鐘所驅(qū)動(dòng)時(shí)鐘域進(jìn)行時(shí)序分析，需要先定義一個(gè)需要被分析的分組，然后再使用TIMESPEC語(yǔ)法指定并命名一個(gè)周期約束，例如：?
????????NET “clk50MHz” TNM_NET = “clkIn”;
????????TIMESPEC “TS_clkIn” = PERIOD “clkIn” 20.0 ns HIGH 50%;
????????上例中的第一句分組約束，將所有clk50MHz端口網(wǎng)絡(luò)所連接的元素全部加入到clkIn分組中。而第二句話則指明該時(shí)鐘域的時(shí)鐘信息，表示定義了一個(gè)名為TS_clkIn的周期約束，其內(nèi)容為針對(duì)clkIN時(shí)序分組，添加了一個(gè)周期為20ns、起始電平為高電平、占空比為50%的周期約束。
? ? ? ? 還可以直接指定時(shí)鐘的頻率，如下：文章來(lái)源：http://www.zghlxwxcb.cn/news/detail-761053.html
NET "sys_clk" TNM_NET = "sys_clk_pin";
TIMESPEC TS_sys_clk_pin = PERIOD "sys_clk_pin" 50000 KHz;
NET "sys_clk" CLOCK_DEDICATED_ROUTE = FALSE;
//NET 定義一個(gè)端口
//TNM_NET 將使用 sys_clk 時(shí)鐘的組件 分配到一個(gè)組中
//TIMESPEC 約束周期、第一次出現(xiàn)的邊沿、占空比???????文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-761053.html
到了這里，關(guān)于Xilinx FPGA——ISE的UCF時(shí)序約束的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！
