一、問題說明
SD讀寫數據不穩(wěn)定，插拔有時候未能識別。

1、測試插入SD卡或者讀寫數據時，發(fā)現時鐘信號有下沖現象，其他數據正常；

2、解決時鐘下沖問題；

3、去掉CLK腳濾波電容，串聯150歐姆電阻即OK。

二、信號完整性問題
真正起因是不斷縮減的信號上升和下降的時間，使得PCB板上的每一條布線由理想的導線轉變成為復雜的傳輸線。如今，傳輸線效應已經成為制約高速信號數字系統(tǒng)能否正常工作最關鍵的因素。高速 PCB互聯信號線構成了傳輸線, PCB信號線如果有阻抗不匹配的地方就會出現信號的反射。在典型的數字系統(tǒng)中，驅動器的輸出阻抗 Zs通常小于 PCB信號線的特征阻抗Z0。而PCB信號線互聯信號線的Z0也總是小于接收器的輸入阻抗ZL。這種阻抗的不匹配就會導致設計系統(tǒng)中信號反射的出現， 并可能引起錯誤的觸發(fā)從而導致最終數據的錯誤。

三、信號的反射

1、高速PCB板中PCB互聯信號線構成傳輸線，信號在負載端反射的大小取決于傳輸線的Z0和負載ZL之間的差。信號被反射的大小用反射系數Kr來表示負載端的反射系數

** Kr=(ZL-Z0)/ (ZL+Z0)**

2、對于開路負載,Kr=1對于短路負載，Kr=-1，對于開路和短路負載，信號被100%反射回來了Kr為負值表明被反信號與原信號方向相反。
同樣，信號在源端反射的大小用源端的反射系數

** Ks=(Zs-Z0)/ (Zs+Z0)**

3、改變并聯終端匹配電阻的位置的確會給信號質量帶來很大的影響，原因是如果匹配電阻距離接收器很遠， 將有一段可被視為傳輸線的 PCB 連線得不到應有的阻抗匹配，從而導致信號在接收端產生反射現象, 反射到驅動端的信號將再次反射回接收端，這樣就會大大降低了接收端信號的質量。因此并聯匹配電阻應該離接收端較近。將終端匹配電阻放置在傳輸線之后幾乎不會影響其匹配效果。在實際的PCB 設計中，完全可以采取這種做法以盡可能的使匹配電阻的位置接近理想的狀態(tài)，這是一種很好的選擇。 串聯終端匹配電阻主要用于吸收從接收端反射回來的信號，由于 接收端輸入阻抗很大，可以視為開路， 所以信號到達接收端時將產生全反射，反射回的信號能量大部分將被驅動端的匹配電阻和驅動器吸收，因而從驅動端二次反射回來的能量很少，故串聯終端匹配電阻適當的遠離接收端放置，不會嚴重的影響接收端的信號質量。

四、問題說明
1、測試插入SD卡或者讀寫數據時候，發(fā)現時鐘信號正常，數據信號存在過沖下沖現象；
（如下截圖1、串聯電阻為30歐姆）

2、解決數據過沖問題；
3、串聯150歐姆電阻即OK。
（如下截圖2、串聯電阻為120歐姆）
四、問題總結：
1、如果傳輸線特性阻抗與負載阻抗不匹配（阻抗不相等）時，在負載端就會產生反射，換句話說阻抗匹配就是傳輸線特性阻抗與負載阻抗相等；
參考公式：Kr=(ZL-Z0)/ (ZL+Z0)； ****Ks=(Zs-Z0)/ (Zs+Z0)
2、傳輸線的特性阻抗是由傳輸線的材料和結構決定的，與傳輸線的長度，信號的幅度、頻率無關，它不能通過歐姆表來測量；
3、關于SD源端和終端的理解：
4、由于普通的傳輸線阻抗Z0通常在50Ω左右，而負載阻抗通常在幾千Ω到幾十千Ω。因此，在負載端實現阻抗匹配比較困難。然而，由于信號源端(輸出)阻抗通常比較小，大致為十幾歐姆。因此在源端實現阻抗匹配要容易的多。如果在負載端并接電阻，電阻會吸收部分信號對傳輸不利。

五、高速傳輸接口串聯小電阻
作用如下：
一是阻抗匹配。
因為信號源的阻抗很低，跟信號線之間阻抗不匹配，串上一個電阻后，可改善匹配情況，以減少反射，避免振蕩等。

二是可以減少信號邊沿的陡峭程度，從而減少高頻噪聲以及過沖等。
因為串聯的電分跟信號線的分布電容以及負載的輸入電容等形成一個 RC 電路，這樣就會降低信號邊沿的陡峭程度。如果一個信號的邊沿非常陡峭，含有大量的高頻成分，將會輻射干擾，而且也容易產生過沖。

六、高速數字電路種的串接電阻
一、應用：高速數字電路中，在兩個芯片的引腳之間串連一個電阻，是為了避免信號產生振鈴(即信號的上升或下降沿附近的跳動)。

二、原理：串接電阻消耗了振鈴功率，也可以認為降低了傳輸線路的Q值。

三、通常在數字電路設計中要真正做到阻抗匹配是比較困難的，原因有二：①實際的印制板上連線的阻抗受到面積等設計方面的限制; ②數字電路的輸入阻抗和輸出阻抗不象模擬電路那樣基本固定，而是一個非線性的東西。

四、實際設計時，我們常用 22到 33 Ω的電阻，實踐證明在此范圍內的電阻能夠較好地抑制振鈴。但是事物總是兩面的，該電阻在抑制振鈴的同時也使得信號延時增加，所以通常只用在頻率幾M到幾十MHz的場合。頻率過低無此必要而頻率過高則此法的延時會嚴重影響信號傳輸。另外，該電阻也往往只用在對信號完整性要求比較高的信號線上，例如讀寫線等，而對于一般的地址線和數據線，由于芯片設計總有一個建立時間和保持時間，所以即使有點振鈴，只要真正發(fā)生讀寫的時刻已經在振鈴以后，就無甚大影響。文章來源地址http://www.zghlxwxcb.cn/news/detail-744541.html

到了這里，關于SD數據和時鐘信號過沖問題解決的文章就介紹完了。如果您還想了解更多內容，請在右上角搜索TOY模板網以前的文章或繼續(xù)瀏覽下面的相關文章，希望大家以后多多支持TOY模板網！