芯片設(shè)計(jì)完成，給到工廠制造，封裝后回來(lái)，要經(jīng)過(guò)最重要的一個(gè)點(diǎn)亮的環(huán)節(jié)，你知道什么叫做點(diǎn)亮嗎？

其實(shí)，什么樣叫做點(diǎn)亮，每家公司有每家的標(biāo)準(zhǔn)，本著自已不為難自已的原則，一般會(huì)有最簡(jiǎn)單的過(guò)程。當(dāng)然，和不同的芯片也有關(guān)系，這里我只是以FPGA芯片為例，說(shuō)說(shuō)比較普遍的行業(yè)點(diǎn)亮標(biāo)準(zhǔn)。

Step1? 專用引腳配置

????????檢查dedicated I/O 相關(guān)PIN 是否按照配置方式配置正確。具體保留了哪些專用的引腳實(shí)現(xiàn)專用功能?？梢耘e幾個(gè)例子。

? ? ? ? 1: 置JTAG模式? mode 引腳

? ? ? ? 2: 初始化完成 init_b

? ? ? ? 3: 數(shù)據(jù)加載完成 done

? ? ? ? 4: 重新加載 program_b

? ? ? ? 5: 內(nèi)部時(shí)鐘輸入 cfg_sel

? ? ? ? ……

? ? ? ? FPGA（可編程邏輯器件）通常具有一些專用的I/O引腳，這些引腳需要按照設(shè)計(jì)時(shí)的配置方式進(jìn)行正確配置。這些專用的I/O引腳用于連接到外部設(shè)備、傳感器、其他芯片或模塊，以實(shí)現(xiàn)數(shù)據(jù)輸入和輸出。因此，確保這些引腳按照配置方式正確配置非常重要。

? ? ? ? 一般會(huì)有一個(gè)清單，逐條按照描述進(jìn)行檢查即可，每家每型號(hào)的FPGA的專用配置會(huì)不同。

Step2 上電正常

? ? ? ? 對(duì)電源進(jìn)行限流，依次對(duì)不同引腳進(jìn)行上電（具體有哪些引腳，這和芯片相關(guān)），保證每路電源上升時(shí)間大于0.2ms，小于40ms。

????????通常是為了驗(yàn)證和確保電源電壓的穩(wěn)定性和可靠性。

????????這個(gè)要求的驗(yàn)證背后可能涉及以下幾個(gè)方面的考慮：

1. 電源穩(wěn)定性： 電源的上升時(shí)間是指從電源電壓開始上升到穩(wěn)定工作電壓所需的時(shí)間。如果電源的上升時(shí)間太快，可能會(huì)導(dǎo)致電壓噪聲和不穩(wěn)定性，對(duì)FPGA的正常運(yùn)行產(chǎn)生不利影響。因此，限流可以確保電源電壓的上升時(shí)間在可接受的范圍內(nèi)，從而提高電源的穩(wěn)定性。

2. 電源噪聲： 電源電壓的快速變化可能會(huì)引入噪聲，影響FPGA內(nèi)部電路的性能。通過(guò)限流，可以減緩電源電壓的變化速度，從而減少潛在的電源噪聲。

3. 可靠性： 電源電壓的過(guò)快上升可能對(duì)電源電路和電子元件產(chǎn)生不必要的應(yīng)力，從而縮短其壽命。通過(guò)控制電源上升時(shí)間，可以提高電路和元件的可靠性。

4. 電源管理： 一些FPGA和其他集成電路可能具有電源管理功能，可以根據(jù)特定的上升時(shí)間要求來(lái)控制電源電壓的變化。通過(guò)滿足這些要求，可以更好地利用電源管理功能，實(shí)現(xiàn)功耗優(yōu)化。

????????總之，通過(guò)對(duì)電源進(jìn)行限流以確保上升時(shí)間在0.2毫秒至40毫秒之間，可以提高FPGA系統(tǒng)的穩(wěn)定性、可靠性和性能。這是一種設(shè)計(jì)和驗(yàn)證中的關(guān)鍵參數(shù)，有助于確保電源電壓在不損害系統(tǒng)的情況下適當(dāng)上升。

step3 初始化正常

? ? ? ? 觀察引腳int_b pin，若燈亮，表示初始化完成。

? ? ? ? 當(dāng)FPGA處理配置復(fù)位狀態(tài)時(shí)，init_b將被拉低，當(dāng)FPGA初始化完成時(shí)，init_b將會(huì)變成高電平。

step 4 Configure正常

? ? ? ? JTAG Interface 正常，接著就應(yīng)該驗(yàn)證configure是否正常，是否可以正常將bitstream裝入。

? ? ? ? 可以用一個(gè)工具來(lái)測(cè)試JTAG的pram數(shù)據(jù)寫入和讀回正確。

step 5 bitsteam下載正常

? ? ? ? 接著進(jìn)行bitsteam下載的驗(yàn)證。

? ? ? ? Bitstream下載包括 sync，ID Check，load bitstream，CRC 四個(gè)環(huán)節(jié)?？梢酝ㄟ^(guò)JTAG讀取內(nèi)部寄存器來(lái)獲取相關(guān)信息。load bitstream 完成后，進(jìn)入 wake up 階段，wake up完成后，Done信號(hào)指示燈亮，顯示程序加載完成。

step 6 程序正常運(yùn)行

? ? ? ? 最后一步，自然是驗(yàn)證程序能否正常運(yùn)行了，一般會(huì)使用最簡(jiǎn)單的程序，如：跑馬燈。

? ? ? ? 跑馬燈是非常經(jīng)典的程序，類似軟件領(lǐng)域的 printf("hello world!");

? ? ? ? FPGA 要能正確運(yùn)行LED的閃爍程序，需要滿足以下幾個(gè)條件：

? ? ? ? 1: EDA工具可以將verilog 正常編譯為 bitstream。

? ? ? ? 2: FPGA芯片上電正常，配置電路正常，通過(guò)JTAG可以正常燒錄bitstream。

? ? ? ? 3: FPGA的 IO 單元（輸入輸出），CLC（邏輯單元），SwitchBox 等核心單元能正常工作。

? ? ? ? 以上6步完成，基本可以認(rèn)為芯片已點(diǎn)亮?。。?！文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-738166.html

到了這里，關(guān)于FPGA 芯片點(diǎn)亮標(biāo)準(zhǔn)？的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！