相關(guān)文章

• 

  [ZYNQ]開發(fā)之MATALB與FPGA聯(lián)合仿真平臺設(shè)計

  本實驗在之前兩篇文章的基礎(chǔ)上設(shè)計的MATLAB與FPGA聯(lián)合仿真平臺設(shè)計，主要用于在MATLAB于FPGA之前提供收發(fā)數(shù)據(jù)的通道。該實驗的應(yīng)用背景為極化碼的編譯碼流程，極化碼的編譯碼的仿真流程如下： [ZYNQ]開發(fā)之基于 AN108 模塊的ADC 采集以太網(wǎng)傳輸_Laid-back guy的博客-CSDN博客 [ZYNQ

  2024年02月04日

  瀏覽(37)
• 

  【安路FPGA】FPGA開發(fā)日記（一）

  一、開發(fā)環(huán)境的安裝 首先去安路官網(wǎng)下載安裝包工具與資料下載-國產(chǎn)FPGA創(chuàng)新者 - 安路科技 下載后解壓 點擊安裝包直接傻瓜式安裝即可 備注：安裝后無法打開或者缺文件等情況是安路安裝包不包含一些C++庫，需要我們自己下載一個 ?二、一切準(zhǔn)備工作做完開始建立第一個屬

  2024年02月07日

  瀏覽(22)
• 

  FPGA學(xué)習(xí)筆記（二）——Modelsim仿真、testbench編寫

  我的Modelsim-Altera是在安裝Quartus13.0時下載的，里面會有選項，安裝初學(xué)者版本就可以，在Quartus18.0里也可以使用。 這樣就完成了關(guān)聯(lián)設(shè)置，再次進行仿真就不會出現(xiàn)上篇文章出現(xiàn)的報錯了。 ?sel為1的時候，out與a一致；sel為0的時候，out與b一致。? 這只是簡單的波形仿真，下面

  2023年04月15日

  瀏覽(15)
• 

  FPGA設(shè)計——verilog實現(xiàn)乒乓操作并modelsim仿真

  乒乓操作是FPGA設(shè)計中常用的一種技巧，它通過數(shù)據(jù)流控制實現(xiàn)按節(jié)拍相互配合的切換，來提高數(shù)據(jù)處理效率，達到無縫緩沖和處理的效果。本文針對乒乓操作進行學(xué)習(xí)總結(jié)。 完整工程 一、原理圖如下 ： 1、二選一控制器來對緩沖模塊1和2進行選擇。 2、數(shù)據(jù)緩沖模塊一般就是

  2023年04月08日

  瀏覽(23)
• 

  FPGA學(xué)習(xí)筆記：verilog基礎(chǔ)代碼與modelsim仿真(三)

  1. 分頻器——偶分頻 方法1： verilog代碼實現(xiàn)： modelsim仿真波形圖： 方法2（推薦）： 比起方法一直接使用計數(shù)器定義一個新的時鐘波形，方法二使用flag_out作為分頻變量從而實現(xiàn)分頻器的功能。雖然二者都使用了計數(shù)器，但方法二顯然更符合“分頻”的定義，且此方法在告訴

  2024年02月06日

  瀏覽(22)
• 

  FPGA學(xué)習(xí)筆記（五）Testbench（測試平臺）文件編寫進行Modelsim仿真

  一、FPGA學(xué)習(xí)筆記（一）入門背景、軟件及時鐘約束 二、FPGA學(xué)習(xí)筆記（二）Verilog語法初步學(xué)習(xí)(語法篇1) 三、FPGA學(xué)習(xí)筆記（三） 流水燈入門FPGA設(shè)計流程 四、FPGA學(xué)習(xí)筆記（四）通過數(shù)碼管學(xué)習(xí)頂層模塊和例化的編寫 五、FPGA學(xué)習(xí)筆記（五）Testbench（測試平臺）文件編寫進行

  2024年02月07日

  瀏覽(37)

• 安路EG4S20 FPGA開發(fā)板學(xué)習(xí)記錄1

  參加集創(chuàng)賽報名了arm的杯賽，用的是安路科技的EG4S20開發(fā)板，基于cortex-M0內(nèi)核。初賽時什么也不會，研究生的方向是做二維材料，但是想著以后找工作往ic方向靠攏，只能硬著頭皮自學(xué)。沒想到初賽隨便交了東西上去竟然進了復(fù)賽，本來準(zhǔn)備放棄的，現(xiàn)在重新開始一點點學(xué)習(xí)

  2024年04月16日

  瀏覽(21)
• 

  【FPGA】雙線性差值實現(xiàn)圖像縮放，使用modelsim和matlab仿真驗真

  雙線性插值，又稱為雙線性內(nèi)插。在數(shù)學(xué)上，雙線性插值是有兩個變量的插值函數(shù)的線性插值擴展，其核心思想是在兩個方向分別進行一次線性插值。 雙線性插值作為數(shù)值分析中的一種插值算法，廣泛應(yīng)用在信號處理，數(shù)字圖像和視頻處理等方面。 網(wǎng)上理論知識一大把，反

  2024年02月12日

  瀏覽(23)
• 

  FPGA學(xué)習(xí)筆記：verilog基礎(chǔ)代碼與modelsim仿真(六)——vga顯示模塊

  VGA顯示 目標(biāo)：實現(xiàn)屏幕紅、橙、黃、綠、青、藍、紫、黑、白、灰條形顯示 1. 模塊框圖與波形圖 vga_colorbar是實現(xiàn)目標(biāo)功能的總體模塊框圖，為了實現(xiàn)對應(yīng)的輸出，我們使用三個具體功能模塊實現(xiàn)功能。 (1) clk_gen——使用pll鎖相環(huán)實現(xiàn)時鐘分頻 (2)vga_ctrl——圖像控制與輸出模

  2024年02月04日

  瀏覽(20)
• 

  安路FPGA燒錄程序

  首先編譯生成bit文件后，單擊下載或者雙擊Downlod如圖所示： ?彈出下面窗口： Add添加bit文件 mode選擇JTAG 2Mbps，點擊Run下載，下面有進度條顯示 固化程序，上面介紹的下載方式斷電后程序就丟失了，需要燒錄到flsh里斷電程序不會丟失，設(shè)置如圖：?把mode改到flsh模式在燒錄即

  2024年02月07日

  瀏覽(30)