1、前言

“茍利國家生死以，豈因禍福避趨之！”大洋彼岸的我優(yōu)秀地下檔員，敏銳地洞察到祖國的短板在于高精尖半導(dǎo)體的制造領(lǐng)域，于是本著為中華民族偉大復(fù)興的中國夢貢獻(xiàn)綿薄之力的初心，懂先生站在高略高度和長遠(yuǎn)角度謀劃，寧愿背當(dāng)代一世之罵名也要為祖國千秋萬世謀，2018年7月，懂先生正式打響毛衣戰(zhàn)，隨后又使出恰勃紙戰(zhàn)術(shù)，旨在為祖國先進(jìn)制程半導(dǎo)體領(lǐng)域做出自主可控的戰(zhàn)略推動；在此，請收下我一聲謝謝?。。。。。。?/p>

2019年初我剛出道時，還是Xilinx遙遙領(lǐng)先的時代(現(xiàn)在貌似也是)，那時的國產(chǎn)FPGA還處于辣雞段位，國產(chǎn)FPGA仰望Xilinx情不自禁道：你以為躲在這里就找不到你嗎？沒用的，你那樣拉轟的男人，無論在哪里，都像黑夜里的螢火蟲那樣的鮮明、那樣的出眾，你那憂郁的眼神，稀噓的胡渣子，神乎其技的刀法，還有那杯Dry martine，都深深的迷住了我。。。然而才短短4年，如今的國產(chǎn)FPGA屬于百家爭鳴、百花齊放、八仙過海、神仙打架、方興未艾、得隴望蜀、友商都是XX的喜極而泣之局面，面對此情此景，不得不吟唱老人家的詩句：魏武揮鞭，東臨碣石有遺篇，蕭瑟秋風(fēng)今又是，換了人間。。。
言歸正傳，目前對于國產(chǎn)FPGA的共識有以下幾點：
1：性價比高，與同級別國外大廠芯片相比，價格相差幾倍甚至十幾倍；
2：自主可控，國產(chǎn)FPGA擁有完整自主知識產(chǎn)權(quán)的產(chǎn)業(yè)鏈，從芯片到相關(guān)EDA工具
3：響應(yīng)迅速，F(xiàn)AE技術(shù)支持比較到位，及時解決開發(fā)過程中遇到的問題，畢竟中文數(shù)據(jù)手冊。。
4：采購方便，產(chǎn)業(yè)鏈自主可控，采購便捷

沒玩過PCIE高速接口都不好意思說自己玩兒過FPGA，這是CSDN某大佬說過的一句話，鄙人深信不疑。。。本文使用紫光同創(chuàng)的PG2L100H-6FBG676 FPGA實現(xiàn)PCIE測速試驗，提供紫光同創(chuàng)FPGA的PCIE IP核文件，將PCIE IP配置為X2模式，5G線速率，然后生成默認(rèn)的example工程，該example工程已經(jīng)包含了可進(jìn)行 DMA 常規(guī)的讀寫內(nèi)存測試，可以傻瓜式使用，提供Linux版本的驅(qū)動文件和QT上位機(jī)源碼，在Linux端安裝驅(qū)動，下載bit，然后運行QT上位機(jī)測速軟件，即可完成PCIE測速試驗；

本設(shè)計提供1套Pango Design Suite 2021.4版本的工程源碼；提供PCIE IP核文件；提供Linux版本的驅(qū)動文件；提供Linux版本的QT上位機(jī)源碼；

本博客詳細(xì)描述了紫光同創(chuàng)FPGA實現(xiàn)PCIE測速試驗的設(shè)計方案，工程代碼可綜合編譯上板調(diào)試，可直接項目移植，適用于在校學(xué)生、研究生項目開發(fā)，也適用于在職工程師做學(xué)習(xí)提升，可應(yīng)用于醫(yī)療、軍工等行業(yè)的高速接口或圖像處理領(lǐng)域；

提供完整的、跑通的工程源碼和技術(shù)支持；
工程源碼和技術(shù)支持的獲取方式放在了文章末尾，請耐心看到最后；

免責(zé)聲明

本工程及其源碼即有自己寫的一部分，也有網(wǎng)絡(luò)公開渠道獲取的一部分(包括CSDN、Xilinx官網(wǎng)、Altera官網(wǎng)等等)，若大佬們覺得有所冒犯，請私信批評教育；基于此，本工程及其源碼僅限于讀者或粉絲個人學(xué)習(xí)和研究，禁止用于商業(yè)用途，若由于讀者或粉絲自身原因用于商業(yè)用途所導(dǎo)致的法律問題，與本博客及博主無關(guān)，請謹(jǐn)慎使用。。。

2、我已有的PCIE方案

我的主頁有PCIE通信專欄，該專欄基于XDMA的輪詢模式實現(xiàn)與QT上位機(jī)的數(shù)據(jù)交互，既有基于RIFFA實現(xiàn)的PCIE方案，也有基于XDMA實現(xiàn)的PCIE方案；既有簡單的數(shù)據(jù)交互、測速，也有應(yīng)用級別的圖像采集傳輸，以下是專欄地址：
點擊直接前往
此外，我的主頁有中斷模式的PCIE通信專欄，該專欄基于XDMA的中斷模式實現(xiàn)與QT上位機(jī)的數(shù)據(jù)交互，以下是專欄地址：點擊直接前往

3、設(shè)計思路框架

提供紫光同創(chuàng)FPGA的PCIE IP核文件，將PCIE IP配置為X2模式，5G線速率，然后生成默認(rèn)的example工程，該example工程已經(jīng)包含了簡單的讀寫例程，可以傻瓜式使用，提供Linux版本的驅(qū)動文件和QT上位機(jī)源碼，在Linux端安裝驅(qū)動，下載bit，然后運行QT上位機(jī)測速軟件，即可完成PCIE測速試驗；工程設(shè)計框圖如下：

PCIE硬件設(shè)計

這個根據(jù)每個人手里的板子而定，這里僅介紹我這里情況，如下：

我的板子是一個PCIEX2的連接器；原理圖如下：

PCIE IP核添加和配置

我們提供PCIE IP核文件，新建一個PDA工程，然后按照如下步驟添加PCIE IP核添加并配置：





然后雙擊打開IP配置，如下：


配置完成后，點擊“Generate”產(chǎn)生 PCIe 的example工程，如下：

然后打開生成的example工程，如下：

驅(qū)動文件和驅(qū)動安裝

提供Linux版本的驅(qū)動文件，如下：


linux 系統(tǒng)版本為 ubuntu-16.04.3，不能安裝虛擬機(jī)；先切換到管理權(quán)限，su 然后口 password:輸入密碼；如下：

輸入“cd + 目錄”并敲回車，進(jìn)入驅(qū)動文件所在目錄；如下：

輸入”make”并敲回車，等待編譯完成，完成后可以在 driver 目錄下看到.ko 文件；如下：

輸入”insmod pango_pci_driver.ko”并敲回車，驅(qū)動加載成功后，界面如下：

QT上位機(jī)和源碼

提供Linux版本的QT上位機(jī)源碼；如下： QT版本為QT5.7.1；

Linux下的QT軟件安裝請自行CSDN搜索解決。。。

4、PDS工程詳解

注意?。?br> 注意?。?br> 注意?。?br> 該工程需要拷貝到Linux中去；
開發(fā)板FPGA型號：紫光同創(chuàng)–PG2L100H-6FBG676；
開發(fā)環(huán)境：Pango Design Suite 2021.4
輸入輸出：PCIE2.0 X2；
工程作用：紫光同創(chuàng)FPGA實現(xiàn)PCIE測速試驗
工程代碼架構(gòu)如下：

工程的資源消耗如下：

工程已經(jīng)綜合編譯完成，如下：

5、上板調(diào)試驗證并演示

用剛安裝的 QT 軟件打開上位機(jī)測程序進(jìn)行 PCIe 速度測試程序，程序位于 linux 桌面PCIe_test/PC/pciespeed 中，打開下圖的測速軟件 pciespeed，打開后并單擊紅色框中“run”按鈕，出現(xiàn)如下測速碼表界面；

只讀測試驗結(jié)果如下：

只寫測試結(jié)果如下：

6、福利：工程代碼的獲取

福利：工程代碼的獲取
代碼太大，無法郵箱發(fā)送，以某度網(wǎng)盤鏈接方式發(fā)送，
資料獲取方式：私，或者文章末尾的V名片。
網(wǎng)盤資料如下：

文章來源地址http://www.zghlxwxcb.cn/news/detail-713528.html

到了這里，關(guān)于紫光同創(chuàng)FPGA實現(xiàn)PCIE測速試驗，提供PDS工程和Linux QT上位機(jī)源碼和技術(shù)支持的文章就介紹完了。如果您還想了解更多內(nèi)容，請在右上角搜索TOY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！