1.verilog新建文件夾結(jié)構(gòu)
doc：放文檔
par：quartus Ⅱ的工程文件
rtl：設(shè)計(jì)輸入文件，也就是verilog代碼
sim：仿真文件
2.怎么在quartus2里新建工程？
答：在file里選擇新建工程向?qū)?br>
內(nèi)核電壓為1.2V，邏輯單元10320，用戶可用引腳數(shù)等信息。
這是第三方的EDA工具，不使用直接next。
結(jié)束
3.如果在quartus2新建工程后，發(fā)現(xiàn)器件選擇錯(cuò)誤，怎么修改？
答：可以雙擊這里進(jìn)行修改。
4.在quartus2新建工程后，怎么新建文件編寫(xiě)程序？
答：在file里選擇new，然后選擇Verilog HDL File。編寫(xiě)完代碼后，保存到rtl文件夾中。
4.在quartus2新建工程后，怎么添加已有文件編寫(xiě)程序？
答：在左側(cè)切換到file菜單，雙擊選擇，點(diǎn)擊add，完成，即可。
5.quartus2怎么調(diào)節(jié)字體？
答：在tool下的options中的Text Editor里即可。
6.剛下載完quartus2的時(shí)候需要在options里做哪些調(diào)節(jié)？
答：首先設(shè)置tab插入四個(gè)空格，然后勾選上，再把創(chuàng)建備份文件關(guān)閉掉，否則每次更改都會(huì)創(chuàng)建一個(gè)備份文件。
7.在quartus2里怎么對(duì)工程設(shè)備的引腳做配置，作為普通的IO口？
答：
8.在quartus2里怎么運(yùn)行代碼（分析與綜合）？
答：
9.正點(diǎn)原子開(kāi)拓者fpga的Verilog項(xiàng)目。
文章來(lái)源：http://www.zghlxwxcb.cn/news/detail-611095.html
10.怎么用quartus2分配引腳？
答：
文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-611095.html
到了這里，關(guān)于ad+硬件每日學(xué)習(xí)十個(gè)知識(shí)點(diǎn)（10）23.7.21的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！
