背景
本文主要介紹FPGA的軟件開發(fā)方式,區(qū)別于傳統(tǒng)使用HDL語言的硬件開發(fā)。軟件開發(fā)無需學(xué)習(xí)復(fù)雜的硬件知識,使用C++即可開發(fā),開發(fā)周期也大幅縮短到天為單位。
2021年第一次接觸FPGA加速卡和OpenCL,當(dāng)時開發(fā)環(huán)境還不友好,裝完環(huán)境就花了一個月,給我折磨的不要不要的。AMD收購xilinx之后最近一年已經(jīng)基本能用了,整理一下Vitis的安裝過程以及其中的坑。
第一步,安裝前的準備
硬件需求:
官方的系統(tǒng)需求如下:

官方提供的最低需求較高。vitis可以編譯成軟件模擬運行,無需大內(nèi)存,可以在模擬器里面跑一跑,學(xué)習(xí)代碼足夠用了。
如果需要硬件模擬或硬件運行,必須64GB以上大內(nèi)存。
最好有高性能CPU和Alveo加速卡,沒有也可以使用模擬器
我做大數(shù)據(jù)系統(tǒng)的異構(gòu)加速解決方案。
給客戶現(xiàn)場演示加速能力,所以選擇了小主機和U50加速卡,搬起來方便一點。
配置如下
CPU:i5 11500
內(nèi)存:32GB x2
加速卡:Xilinx Alveo U50文章來源:http://www.zghlxwxcb.cn/news/detail-606025.html
主板硬盤不重要,給U50加了個風(fēng)扇。文章來源地址http://www.zghlxwxcb.cn/news/detail-606025.html
到了這里,關(guān)于Xilinx?Alveo加速卡Vitis軟件開發(fā)環(huán)境搭建的文章就介紹完了。如果您還想了解更多內(nèi)容,請在右上角搜索TOY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!