相關(guān)文章

• 

  【FPGA原型驗(yàn)證】FPGA 技術(shù)：芯片和工具-當(dāng)今的 FPGA 器件技術(shù)

  FPGA 技術(shù)：芯片和工具 本章的重點(diǎn)是 基于FPGA的原型驗(yàn)證的現(xiàn)有技術(shù) ， 包括硬件和軟件 。它介紹了作為核心技術(shù)的 FPGA 的主要特點(diǎn)，以及與基于 FPGA 的原型開發(fā)相關(guān)的合成軟件技術(shù)。以下各章將詳細(xì)介紹如何使用這些技術(shù)。 首先，總體介紹當(dāng)前的 FPGA 技術(shù)，但重點(diǎn)介紹 Xi

  2024年02月19日

  瀏覽(24)
• 

  數(shù)字IC/FPGA面試題目合集解析（一）

  1，計(jì)算題：計(jì)算該觸發(fā)器等效的建立保持時(shí)間（西安某Fabless面試筆試題） 2，計(jì)算題：計(jì)算組合邏輯的延時(shí)時(shí)間范圍 3，選擇題：Which of following ways cannot be used to improve timing of a hold violation path 問題：原觸發(fā)器，即對于D點(diǎn)的建立時(shí)間，保持時(shí)間均為2ns，先由于存在線延時(shí)，對

  2024年02月06日

  瀏覽(19)
• 

  數(shù)字IC/FPGA面試寶典--經(jīng)典60道例題詳解

  1.關(guān)于亞穩(wěn)態(tài)的描述錯(cuò)誤的是（A） A、多用幾級寄存器打拍可以消除亞穩(wěn)態(tài)。 B、亞穩(wěn)態(tài)是極不穩(wěn)定的，理論上來講處在亞穩(wěn)態(tài)的時(shí)間可以無限長。 C、亞穩(wěn)態(tài)穩(wěn)定到0或者1，是隨機(jī)的，與輸入沒有必然的關(guān)系。 D、如果數(shù)據(jù)傳輸中不滿足觸發(fā)器的建文時(shí)間Tsu和保持時(shí)間Th，可能

  2024年01月16日

  瀏覽(46)
• 

  【數(shù)字 IC / FPGA】 有關(guān)建立/保持時(shí)間計(jì)算的思考

  最近準(zhǔn)備一些數(shù)字IC的機(jī)試，刷到了一些有關(guān)靜態(tài)時(shí)序分析的題目。有一些比較經(jīng)典的題目，在這里整理分享一下。 有什么疑問可以在評論區(qū)交流~互相進(jìn)步 假設(shè)時(shí)鐘周期為Tcycle,Tsetup,Thold分別為觸發(fā)器建立保持時(shí)間，為保證時(shí)需滿足要求，需要滿足什么樣的時(shí)序關(guān)系？（T1~

  2024年02月06日

  瀏覽(13)
• 

  【數(shù)字IC/FPGA】Verilog中的force和release

  在Verilog中，將 force 用于variable會(huì)覆蓋掉 過程賦值 ，或者assign引導(dǎo)的 連續(xù)（procedural assign）賦值 ，直到 release 。 下面通過一個(gè)簡單的例子展示其用法： 加法器代碼 測試平臺代碼（主要用于產(chǎn)生激勵(lì)） 如上所示，正常情況下，u_adder模塊的a和b端口由testbench中的a和b信號驅(qū)動(dòng)，

  2024年02月09日

  瀏覽(22)

• 【數(shù)字IC/FPGA】百度昆侖芯手撕代碼--累加器

  已知一個(gè)加法器IP，其功能是計(jì)算兩個(gè)數(shù)的和，但這個(gè)和延遲兩個(gè)周期才會(huì)輸出。現(xiàn)在有一串連續(xù)的數(shù)據(jù)輸入，每個(gè)周期都不間斷，試問最少需要例化幾個(gè)上述的加法器IP，才可以實(shí)現(xiàn)累加的功能。 由于加法器兩個(gè)周期后才能得到結(jié)果(再將該結(jié)果作為加法器的輸入進(jìn)行累加

  2024年02月09日

  瀏覽(20)
• 

  【FPGA/IC】什么是模塊化設(shè)計(jì)？

  FPGA/IC設(shè)計(jì)中根據(jù)模塊層次的不同有兩種基本的設(shè)計(jì)方法： 自下而上 方法對設(shè)計(jì)進(jìn)行逐次劃分的過程是從基本單元出發(fā)的，設(shè)計(jì)樹最末枝上的單元是已經(jīng)設(shè)計(jì)好的基本單元，或者其他項(xiàng)目開發(fā)好的單元或者IP。該方法先對底層的功能塊進(jìn)行分析，然后使用這些模塊來搭建規(guī)模

  2024年03月19日

  瀏覽(30)
• 

  應(yīng)屆生談薪技巧和注意事項(xiàng)，怎么為自己多爭取1~2k（FPGA，芯片談薪，數(shù)字IC，嵌入式，模擬IC，F(xiàn)PGA探索者）

  ? 找工作的終極目標(biāo)：談薪！談高薪！今天【FPGA探索者】給大家分享一下談薪的技巧和注意事項(xiàng)，別被HR輕易壓價(jià)。 ??本文適用人群： 應(yīng)屆畢業(yè)生 。 FPGA探索者 FPGA+數(shù)字IC筆試面試，無線通信物理層及數(shù)字信號處理，半導(dǎo)體芯片行業(yè)求職，校招社招實(shí)習(xí)，職場趣事，行業(yè)動(dòng)

  2024年01月25日

  瀏覽(28)
• 

  【FPGA/數(shù)字IC】Multiport RAM，多讀多寫寄存器-——基于FPGA BRAM的多端口地址查找表與FPGA BRAM的資源分析

  目錄 背景 手寫Multiport Ram Multiport RAM 代碼方案 資源評估 Multiport RAM 資源利用的優(yōu)化 資源評估 防止讀寫沖突的組合邏輯設(shè)計(jì)（寫優(yōu)先） 仿真和時(shí)序 單口寫數(shù)據(jù) 單端口讀數(shù)據(jù) 多口讀相同數(shù)據(jù) 多口同時(shí)讀不同數(shù)據(jù) 背景 ????????在多端口交換機(jī)的設(shè)計(jì)中，交換機(jī)的每個(gè)端口

  2024年04月26日

  瀏覽(38)
• 

  FPGA可以轉(zhuǎn)IC設(shè)計(jì)嗎？需要具備哪些條件？（內(nèi)附學(xué)習(xí)視頻）

  曾經(jīng)在知乎上看到一個(gè)回答“入職做FPGA，后續(xù)是否還可以轉(zhuǎn)數(shù)字IC設(shè)計(jì)？” 從下面圖內(nèi)薪資就可以對比出來，對比FPGA的行業(yè)薪資水平，IC行業(yè)中的一些基礎(chǔ)性崗位薪資比很多FPGA大多數(shù)崗位薪資都要高。 除了薪資之外更多FPGA轉(zhuǎn)IC設(shè)計(jì)的有以下幾個(gè)原因： ①從業(yè)多年竟然找不到

  2024年02月03日

  瀏覽(17)