国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

高速SAR ADC 關(guān)鍵技術(shù)研究和實現(xiàn)(三):DAC陣列的優(yōu)化

這篇具有很好參考價值的文章主要介紹了高速SAR ADC 關(guān)鍵技術(shù)研究和實現(xiàn)(三):DAC陣列的優(yōu)化。希望對大家有所幫助。如果存在錯誤或未考慮完全的地方,請大家不吝賜教,您也可以點擊"舉報違法"按鈕提交疑問。

目前,由于SAR邏輯越來越像數(shù)字化發(fā)展,比較器和開關(guān)電容陣列的功耗成為了SAR ADC功耗優(yōu)化的核心問題。

前言

低功耗 SAR ADC 主要應(yīng)用于中低精度(一般不超過10bit)、低速(采樣率一般不超過1MS/s)的應(yīng)用場合中。在這種精度和采樣速度條件下,SAR ADC 內(nèi)部的DAC的匹配精度在現(xiàn)今的制造工藝下一般可以比較容易地達到,所以不需要對ADC 進行額外的校準或者修調(diào)。SAR ADC 也不需要額外的模擬電路單元,其功耗便主要在開關(guān)狀態(tài)的切換過程中由電容陣列所消耗。基于上述原因,對SAR ADC 的功耗的優(yōu)化主要就通過改進電容陣列開關(guān)時序來實現(xiàn)。


單調(diào)開關(guān)時序

1.monotonic 開關(guān)時序

2010 年,臺灣成功大學(xué)的C.C.Liu 等人提出了著名的monotonic 開關(guān)時序,并在0.13-μm CMOS 工藝下設(shè)計出一款10bit 50MS/s 的低功耗SAR ADC,Monotonic 開關(guān)時序的逐次逼近如圖所示:

如何優(yōu)化sar 模數(shù)轉(zhuǎn)化中應(yīng)用的d處理器,開發(fā)語言,嵌入式硬件,單片機,fpga開發(fā),集成學(xué)習(xí)

下面是我推導(dǎo)的原理:

如何優(yōu)化sar 模數(shù)轉(zhuǎn)化中應(yīng)用的d處理器,開發(fā)語言,嵌入式硬件,單片機,fpga開發(fā),集成學(xué)習(xí)

該時序采樣上極板采樣技術(shù),在采樣階段,所有電容的下級板全部接至參考源Vref。然后進入AD 轉(zhuǎn)換階段,由于采用了上極板采樣,SAR ADC 能夠在保持所有電容的開關(guān)狀態(tài)不變的情況下直接進行比較,從而確定MSB。然后根據(jù)MSB 的結(jié)果,更新電容陣列的開關(guān)狀態(tài)。例如,如果MSB=“1”,則將接至比較器同相端的電容陣列的MSB 電容從Vref 接至GND,而其他電容的連接狀態(tài)保持不變。這樣,將比較器同相端的電壓降低1/2Vref,而比較器反相端的電壓保持不變,為下一次比較作準備。反之,如果MSB=“0”,則將接至比較器反相端的電容陣列的MSB電容從Vref 接至GND, 而其他電容的連接狀態(tài)保持不變。從而將比較器反相端的電壓降低1/2Vref。以此類推,直至數(shù)字輸出碼從MSB到LSB 全部確定后,ADC 完成了一次轉(zhuǎn)換。

2.monotonic 開關(guān)時序電容值確定

如果考慮電容存在失配的情況下,并且假設(shè)電容陣列中單位電容服從C0、方差為δ0 的正態(tài)分布,則電容陣列中各權(quán)重的電容可以表示為:

如何優(yōu)化sar 模數(shù)轉(zhuǎn)化中應(yīng)用的d處理器,開發(fā)語言,嵌入式硬件,單片機,fpga開發(fā),集成學(xué)習(xí)

其中,δn 為Cn 的電容失配值。如果n 個單位電容并聯(lián)連接組成電容nC0,則并聯(lián)總電容的失配的概率分布可以視作n 個失配滿足同一正態(tài)分布的變量的相加后的概率分布。于是,可以得出:

以 3bit SAR ADC 為例,從monotonic 開關(guān)時序圖可以看出,當(dāng)數(shù)字輸出碼在“100”和“011”之間跳變時,將產(chǎn)生最大的DNL,對采用monotonic開關(guān)時序的N-bit 的SAR ADC 而言,在最大DNL 發(fā)生的時候,共有(2^N-2)個單位電容的端電壓改變了Vref,可以得出最大DNL 的分布滿足:

將LSB代入,得:

這樣,根據(jù)需要的DNL分布和單位電容的失配可以確定電容值。

2.Vcm-based 開關(guān)時序

2010 年,澳門大學(xué)的Y. Zhu 等人提出了Vcm-based 開關(guān)時序,并應(yīng)用該時序在90nm CMOS 工藝下設(shè)計出一款10bit 100MS/s 的低功耗SAR ADC。其結(jié)構(gòu)如圖所示:

如何優(yōu)化sar 模數(shù)轉(zhuǎn)化中應(yīng)用的d處理器,開發(fā)語言,嵌入式硬件,單片機,fpga開發(fā),集成學(xué)習(xí)

?

為了抑制共模噪聲的影響,SAR ADC 一般采取差分輸入的結(jié)構(gòu)。如果采用上極板采樣,在采樣階段,所有電容的下級板全部接至Vcm(Vcm=?Vref),上極板對輸入信號進行采樣。然后在轉(zhuǎn)換階段,由于采用了上極板采樣,SAR ADC 能夠在保持所有電容的開關(guān)狀態(tài)不變的情況下直接進行比較,從而確定MSB。然后根據(jù)MSB 的結(jié)果,更新電容陣列的開關(guān)狀態(tài)。例如,如果MSB=“1”,則將接至比較器同相端的電容陣列的MSB 電容從Vcm 接至GND,同時將接至比較器反相端的電容陣列的MSB 電容從Vcm 接至Vref,為下一次比較作準備。反之,如果MSB=“0”,則將接至比較器反相端的電容陣列的MSB 電容從Vcm 接至GND,同時將接至比較器同相端的電容陣列的MSB 電容從Vcm 接至Vref。以此類推,直至數(shù)字輸出碼從MSB 到LSB 全部確定后,ADC 完成了一次轉(zhuǎn)換。文章來源地址http://www.zghlxwxcb.cn/news/detail-531622.html

到了這里,關(guān)于高速SAR ADC 關(guān)鍵技術(shù)研究和實現(xiàn)(三):DAC陣列的優(yōu)化的文章就介紹完了。如果您還想了解更多內(nèi)容,請在右上角搜索TOY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來自互聯(lián)網(wǎng)用戶投稿,該文觀點僅代表作者本人,不代表本站立場。本站僅提供信息存儲空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實不符,請點擊違法舉報進行投訴反饋,一經(jīng)查實,立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費用

相關(guān)文章

  • 云計算環(huán)境下安全關(guān)鍵技術(shù)研究

    云計算環(huán)境下安全關(guān)鍵技術(shù)研究

    云計算已發(fā)展成為大數(shù)據(jù)應(yīng)用、跨平臺應(yīng)用的主要解決方案,而虛擬化、大規(guī)模、開放性等特征,帶來了更多安全威脅和挑戰(zhàn),通過分析云計算安全防御模型架構(gòu),分別對云計算安全的技術(shù)特征、運行特征、保障模式等方面進行了研究,提出了云計算安全能力軟件定義、保障

    2023年04月17日
    瀏覽(21)
  • ADC和DAC的工作原理及其區(qū)別

    ADC和DAC的工作原理及其區(qū)別

    目錄 ADC和DAC的工作原理及其區(qū)別 ADC和DAC的工作原理 ADC的工作原理: DAC的工作原理: ADC和DAC的區(qū)別 ? ? ?詳解ADC與DAC ADC 基本原理 采樣 保持 量化 編碼 ADC 常見類型 并聯(lián)比較型(Flash) 逐次逼近型 雙積分型(V-T) Σ-Δ 型 電壓 - 頻率變換型(V-F) ADC 主要參數(shù) DAC 基本原理 DAC 常見類

    2024年02月06日
    瀏覽(42)
  • 基于AD9767高速DAC的DDS信號發(fā)生器(Verilog&Vivado)

    基于AD9767高速DAC的DDS信號發(fā)生器(Verilog&Vivado)

    基于AD9767高速DAC的DDS信號發(fā)生器 提示:以下是本篇文章正文內(nèi)容,下面案例可供參考 1.做一個雙通道的信號發(fā)生器; 2.簡單調(diào)整每個通道的頻率輸出; 3.能夠調(diào)整每個通道的輸出相位; 4.能夠輸出正弦波,三角波,方波。 代碼如下(示例): 代碼如下(示例): 【附件:】

    2024年02月06日
    瀏覽(56)
  • DMA技術(shù)在STM32中優(yōu)化UART、SPI和I2C通信性能的研究與實現(xiàn)

    DMA技術(shù)在STM32中優(yōu)化UART、SPI和I2C通信性能的研究與實現(xiàn)

    DMA(Direct Memory Access,直接存儲器訪問)技術(shù)可以在STM32微控制器上優(yōu)化UART、SPI和I2C等通信性能。 DMA可以實現(xiàn)數(shù)據(jù)的高速傳輸,減輕CPU的負擔(dān),提高系統(tǒng)性能。在本篇文章中,我將探討DMA技術(shù)在STM32中優(yōu)化這些通信協(xié)議的研究和實現(xiàn)。 一、DMA工作原理 DMA可以實現(xiàn)外設(shè)與存儲器

    2024年01月20日
    瀏覽(27)
  • 區(qū)塊鏈信息安全(區(qū)塊鏈信息安全關(guān)鍵技術(shù)研究)

    區(qū)塊鏈在信息安全上的的優(yōu)勢金窩窩集團總結(jié)出主要在于以下三個方面: 1、利用高冗余的數(shù)據(jù)庫保障信息的數(shù)據(jù)完整性 2、利用密碼學(xué)的相關(guān)原理進行數(shù)據(jù)驗證,保證不可篡改 3、在權(quán)限管理方面,運用了多私鑰規(guī)則進行訪問權(quán)限控制 對服務(wù)提供者主體責(zé)任進行了明確規(guī)定。

    2024年01月16日
    瀏覽(29)
  • 小研究 - Java虛擬機性能及關(guān)鍵技術(shù)分析

    小研究 - Java虛擬機性能及關(guān)鍵技術(shù)分析

    利用specJVM98和Java Grande Forum Benchmark suite Benchmark集合對SJVM、IntelORP,Kaffe3種Java虛擬機進行系統(tǒng)測試。在對測試結(jié)果進行系統(tǒng)分析的基礎(chǔ)上,比較了不同JVM實現(xiàn)對性能的影響和JVM中關(guān)鍵模塊對JVM性能的影響,并提出了提高JVM性能的一些展望。 目錄 1? Java虛擬機的關(guān)鍵技術(shù) 1.1? 字

    2024年02月11日
    瀏覽(26)
  • 基于Xilinx K7-410T的高速DAC之AD9129開發(fā)筆記(二)

    基于Xilinx K7-410T的高速DAC之AD9129開發(fā)筆記(二)

    引言: 上一篇文章我們簡單介紹了AD9129的基礎(chǔ)知識,包括芯片的重要特性,外部接口相關(guān)的信號特性等。本篇我們重點介紹下項目中FPGA與AD9129互聯(lián)的原理圖設(shè)計,包括LVDS IO接口設(shè)計、時鐘電路以、供電設(shè)計以及PCB設(shè)計。 LVDS數(shù)據(jù)接口設(shè)計 當(dāng)AD9129作為FPGA外設(shè)進行互聯(lián)設(shè)計時,

    2024年01月18日
    瀏覽(17)
  • 基于vivado+Verilog FPGA開發(fā) — 基于AD9767高速DAC的DDS信號發(fā)生器

    基于vivado+Verilog FPGA開發(fā) — 基于AD9767高速DAC的DDS信號發(fā)生器

    目錄 ?一、功能定義 二、設(shè)計輸入? 1、主模塊 2、DDS模塊 3、 按鍵消抖模塊 三、功能仿真? 四、綜合優(yōu)化 五、布局布線 六、時序仿真 七、板級調(diào)試? 代碼規(guī)范:Verilog 代碼規(guī)范_verilog代碼編寫規(guī)范-CSDN博客 開發(fā)流程:FPGA基礎(chǔ)知識----第二章 FPGA 開發(fā)流程_fpga 一個項目的整個

    2024年03月18日
    瀏覽(54)
  • 零死角玩轉(zhuǎn)stm32中級篇4-ADC和DAC

    零死角玩轉(zhuǎn)stm32中級篇4-ADC和DAC

    一.ADC的基礎(chǔ)概念 1.什么是ADC ① ADC全稱為Analog-to-Digital Converter,中文名稱為模數(shù)轉(zhuǎn)換器。ADC是一種將模擬信號轉(zhuǎn)換為數(shù)字信號的電路設(shè)備,它在電子系統(tǒng)中扮演著非常重要的角色。 ② 模擬信號是以連續(xù)的方式變化的信號,例如聲音、溫度等,而數(shù)字信號是以離散的方式表示

    2024年02月13日
    瀏覽(22)
  • 【陣列信號處理】空間匹配濾波器、錐形/非錐形最佳波束成形器、樣本矩陣反演 (SMI) 研究(Matlab代碼實現(xiàn))

    【陣列信號處理】空間匹配濾波器、錐形/非錐形最佳波束成形器、樣本矩陣反演 (SMI) 研究(Matlab代碼實現(xiàn))

    ???????? 歡迎來到本博客 ???????? ??博主優(yōu)勢: ?????? 博客內(nèi)容盡量做到思維縝密,邏輯清晰,為了方便讀者。 ?? 座右銘: 行百里者,半于九十。 ?????? 本文目錄如下: ?????? 目錄 ??1 概述 ??2 運行結(jié)果 ??3?參考文獻 ??4 Matlab代碼實現(xiàn) 空間匹配

    2024年02月14日
    瀏覽(24)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包