国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

EDA技術Verilog HDL語言完成數(shù)字鐘設計

這篇具有很好參考價值的文章主要介紹了EDA技術Verilog HDL語言完成數(shù)字鐘設計。希望對大家有所幫助。如果存在錯誤或未考慮完全的地方,請大家不吝賜教,您也可以點擊"舉報違法"按鈕提交疑問。

數(shù)字鐘單元電路設計

Quartus Ⅱ安裝包
鏈接:https://pan.baidu.com/s/12NbAX8J6XBZ7SQAxSj4H_A
提取碼:cokm

主要內容:
1.數(shù)字鐘系統(tǒng)具有時鐘、清零和校準輸入信號;
2.在系統(tǒng)時鐘信號(1Hz)作用下,能顯示時、分、秒;
3.時/分/秒計數(shù)器為24進制/60進制/60進制;
4.系統(tǒng)可以對時、分校準。校準信號有兩個,一為校準時鐘輸入,一為校準控制輸入;
5.系統(tǒng)具有整點報時功能。當時間為59’58’‘、59’59’'時,系統(tǒng)報時各響一聲(低音),持續(xù)0.5秒;整點系統(tǒng)響一聲(高音),持續(xù)1秒;
6.采用原理圖輸入方式設計數(shù)字鐘單元電路頂層文件 ;下載測試。

分頻

module fenpin(CP,CPout);
input CP;
output CPout;
reg CPout; 
reg [31:0]Cout;
reg CP_En;
always @(posedge CP)
begin
Cout<=(Cout == 32'd50000)?32'd0:(Cout+32'd1);
CP_En<=(Cout == 32'd50000)?1'd1:1'd0;
CPout<=CP_En;
end 
endmodule

控制器

module kongzhiqi(CPout,CP,S1,S2,RET,Hour,Minute,Second,sound);
input CPout,CP,S1,S2,RET;
output [5:0] Hour;
output [5:0] Minute;
output [5:0] Second;
output sound;
reg [5:0] Hour;
reg [5:0] Minute;
reg [5:0] Second;
reg R1;
reg R2,R8,sound;
reg [10:0] Cout;
reg [31:0] C1;
reg Clk_En;
reg clk_2000;
reg cp_n;
reg c_1hz,c_2hz,c_1000hz;
reg i;

integer n2=25000000;
integer h2=25000000;

always@(posedge CP)
	begin
	C1<=(C1==32'd25000)?32'd0:(C1+32'd1);
	cp_n<=(Cout==32'd25000)?1'd1:1'd0;
	clk_2000<=cp_n;
	end 

always@(posedge CP)
if(h2<n2/2-1)h2=h2+1;
else
begin
	c_2hz=~c_2hz;
	h2=0; 
end

always@(posedge c_2hz)
begin
	if(!i)i=1;
	else i=0;
end
	
always @(posedge CPout)
	begin
	if(S1==0)
	begin
	R1=1;
	end
	if(S2==0)
	begin
	R2=1;
	end
	if(RET==0)
	begin
	R8=1;
	end
	Cout=(Cout==32'd1000)?32'd0:(Cout + 32'd1);
	Clk_En=(Cout==32'd1000)?1'd1:1'd0;
	if(Clk_En)
	begin
	if(R1==1)
	begin
	if(Hour<24)
	Hour=Hour+1;
	if(Hour==24)
	begin
	Hour=0;
	end
	R1=0;
	end
	if(R2==1)
	begin
	if(Minute<60)
	Minute=Minute+1;
	if(Minute==60)
	begin
	Minute=0;
	if(Hour<24)
	Hour=Hour+1;
	if(Hour==24)
	begin
	Hour=0;
	end
	end
	R2=0;
	end
	if(Second<60)
	Second= Second+1;
	if(Second==60)
	begin
	Second=0;
	if(Minute<60)
	Minute= Minute+1;
	if(Minute==60)
	begin
	Minute=0;
	if(Hour<24)
	Hour=Hour+1;
	if(Hour==24)
	begin
	Hour=0;
	end
	end
	end
	if(R8==1)//清零
	begin
	Hour=0;
	Minute=0;
	Second=0;
	R8=0;
	end
	end
	end
always@(Minute,Second)
	begin
	
if((Minute==59)&&(Second==58 )&& (i==1)) 
	sound=c_2hz;
else if((Minute==59)&&(Second==58 )&&( i==0) )
	sound=0;
else if((Minute==59)&&(Second==59 )&& (i==1) )
	sound=c_2hz;
else if((Minute==59)&&(Second==59 )&& (i==0) )
	sound=0;
	
	//if((Minute==59)&&(Second>57))//整點倒計時
	// sound=c_2hz;
	else if((Minute==0)&&(Second==0))
	sound=~clk_2000;
	else sound=0;
	end
endmodule

顯示

module xianshi(CPout,Hour,Minute,Second,SEL,LEDAG);
input CPout;
input [5:0] Hour,Minute,Second;
output SEL;
output [6:0]LEDAG;
reg [2:0] SEL; 
reg [6:0] Led;
reg [3:0] shi1,ge1,shi2,ge2,shi3,ge3;
always @(posedge CPout )
begin
	shi1=Hour/10;
	ge1=Hour%10;
	shi2=Minute/10;
	ge2=Minute%10;
	shi3=Second/10;
	ge3=Second%10;
	//if(SEL==3'b110)//8
	if(SEL==3'b111)//1
	//判斷位選SEL的值,并將此位,上的值輸出到數(shù)碼管
  case(shi1)
		4'b0000:Led=7'b0111_111;
		4'b0001:Led=7'b0000_110;
		4'b0010:Led=7'b1011_011;
		4'b0011:Led=7'b1001_111; 	
		4'b0100:Led=7'b1100_110; 
		4'b0101:Led=7'b1101_101;
		4'b0110:Led=7'b1111_101;
		4'b0111:Led=7'b0000_111; 
		4'b1000:Led=7'b1111_111;
		4'b1001:Led=7'b1101_111;
		default:Led=7'b0000_000;
  endcase
	//if(SEL==3'b101)//7
	if(SEL==3'b000)//2

  case(ge1)
	4'b0000:Led=7'b0111_111;
	4'b0001:Led=7'b0000_110;
	4'b0010:Led=7'b1011_011;
	4'b0011:Led=7'b1001_111; 
	4'b0100:Led=7'b1100_110; 
	4'b0101:Led=7'b1101_101;
	4'b0110:Led=7'b1111_101;
	4'b0111:Led=7'b0000_111; 
	4'b1000:Led=7'b1111_111;
	4'b1001:Led=7'b1101_111;
	default:Led=7'b0000_000;
  endcase
	if(SEL==3'b100)	Led=7'b1000_000;
	//if(SEL==3'b011)//5
	if(SEL==3'b010)//4
  case(shi2)
	4'b0000:Led=7'b0111_111;
	4'b0001:Led=7'b0000_110;
	4'b0010:Led=7'b1011_011;
	4'b0011:Led=7'b1001_111; 
	4'b0100:Led=7'b1100_110; 
	4'b0101:Led=7'b1101_101;
	4'b0110:Led=7'b1111_101;
	4'b0111:Led=7'b0000_111; 
	4'b1000:Led=7'b1111_111;
	4'b1001:Led=7'b1101_111;
	default:Led=7'b0000_000;
  endcase
	//if(SEL==3'b010)//4
	if(SEL==3'b011)//5
  case(ge2)
	4'b0000:Led=7'b0111_111;
	4'b0001:Led=7'b0000_110;
	4'b0010:Led=7'b1011_011;
	4'b0011:Led=7'b1001_111; 
	4'b0100:Led=7'b1100_110; 
	4'b0101:Led=7'b1101_101;
	4'b0110:Led=7'b1111_101;
	4'b0111:Led=7'b0000_111; 
	4'b1000:Led=7'b1111_111;
	4'b1001:Led=7'b1101_111;
	default:Led=7'b0000_000;
  endcase
	if(SEL==3'b001)  Led=7'b1000_000;
	//if(SEL==3'b000)//2
	if(SEL==3'b101)//7
  case(shi3)
	4'b0000:Led=7'b0111_111;
	4'b0001:Led=7'b0000_110;
	4'b0010:Led=7'b1011_011;
	4'b0011:Led=7'b1001_111; 
	4'b0100:Led=7'b1100_110; 
	4'b0101:Led=7'b1101_101;
	4'b0110:Led=7'b1111_101;
	4'b0111:Led=7'b0000_111; 
	4'b1000:Led=7'b1111_111;
	4'b1001:Led=7'b1101_111;
	default:Led=7'b0000_000;
  endcase
	//if(SEL==3'b111)//1
	if(SEL==3'b110)//8
  case(ge3)
	4'b0000:Led=7'b0111_111;
	4'b0001:Led=7'b0000_110;
	4'b0010:Led=7'b1011_011;
	4'b0011:Led=7'b1001_111; 
	4'b0100:Led=7'b1100_110; 
	4'b0101:Led=7'b1101_101;
	4'b0110:Led=7'b1111_101;
	4'b0111:Led=7'b0000_111; 
	4'b1000:Led=7'b1111_111;
	4'b1001:Led=7'b1101_111;
	default:Led=7'b0000_000;
  endcase
	SEL= SEL + 3'd1;
end
	assign   LEDAG=Led;
endmodule

EDA技術Verilog HDL語言完成數(shù)字鐘設計
頂層原理圖
EDA技術Verilog HDL語言完成數(shù)字鐘設計
管腳鎖定圖文章來源地址http://www.zghlxwxcb.cn/news/detail-504504.html

到了這里,關于EDA技術Verilog HDL語言完成數(shù)字鐘設計的文章就介紹完了。如果您還想了解更多內容,請在右上角搜索TOY模板網以前的文章或繼續(xù)瀏覽下面的相關文章,希望大家以后多多支持TOY模板網!

本文來自互聯(lián)網用戶投稿,該文觀點僅代表作者本人,不代表本站立場。本站僅提供信息存儲空間服務,不擁有所有權,不承擔相關法律責任。如若轉載,請注明出處: 如若內容造成侵權/違法違規(guī)/事實不符,請點擊違法舉報進行投訴反饋,一經查實,立即刪除!

領支付寶紅包贊助服務器費用

相關文章

  • 年輕人的第一個數(shù)字鐘!適用于FPGA的數(shù)字鐘Verilog實現(xiàn)

    因為閑。 當然也不是很閑,初衷是因為本科時上過的數(shù)電實驗課最后的大作業(yè)就是在 FPGA 上實現(xiàn)一個數(shù)字鐘,這個作業(yè)當時困擾了我們班的諸多同學(難以置信,我們只是學材料的弱小可憐又無助{{{(_)}}}。最終,大部分同學在 拷貝一位學長的代碼 一位學長的幫助下順利通過

    2024年02月11日
    瀏覽(24)
  • 【verilog】多功能數(shù)字鐘的設計

    【verilog】多功能數(shù)字鐘的設計

    掌握數(shù)字鐘的工作原理。 掌握計數(shù)器級聯(lián)構成更大模值計數(shù)器的方法。? 能用verilog描述簡單的時序邏輯電路。 ????????多功能數(shù)字鐘應該具有的基本功能有:顯示時-分-秒、整點報時、小時和分鐘可調等。首先要知道鐘表的工作機理,整個鐘表的工作應該是在1Hz信號的

    2024年02月04日
    瀏覽(32)
  • 【電子技術綜合設計】數(shù)字鐘(包含計數(shù)模塊、12/24進制切換模塊以及鬧鐘模塊)

    【電子技術綜合設計】數(shù)字鐘(包含計數(shù)模塊、12/24進制切換模塊以及鬧鐘模塊)

    工程文件: https://pan.baidu.com/s/1PnYd2mwMUf0tgxczdcl2MA 提取碼: ihrk B站演示: 【電子技術綜合設計】數(shù)字電子時鐘(包含計數(shù)模塊、12/24進制切換模塊以及鬧鐘模塊)_嗶哩嗶哩_bilibili 一、設計要求 1. 24小時制的時、分、秒計時; 2. 手動調時功能; 3. 鬧鐘功能; 4. 12/24小時制轉換;

    2023年04月22日
    瀏覽(25)
  • 實驗 7 數(shù)字鐘設計

    實驗 7 數(shù)字鐘設計

    7.1 實 驗 目 的 設計一個具有時功能和校的數(shù)字鐘。 7.2 實 驗 儀 器 與 器 材 1. EDA 開發(fā)軟件 一 套 2.微機 一 臺 3.實驗開發(fā)系統(tǒng) 一 臺 4.打印機 一 臺 5.其他器件與材料 若 干 7.3 實 驗 說 明 用 數(shù)碼管顯示小時 、 分 鐘 和 秒鐘。 三 個 按鍵用于時鐘校準。 K1 用 與切換

    2024年01月22日
    瀏覽(21)
  • 自動報時數(shù)字鐘

    設計任務和要求: 1、用數(shù)字顯示時、分、秒。12小時循環(huán)一次。 2、可以在任意時刻校準時間,只用幾只按鈕開關實現(xiàn),切求可靠方便。 3、能以蜂鳴器自動正點報時,在進時來到后或來到前,進行整點報時。 設計要求分析: ?? ? ?根據(jù)設計任務與要求,可初步將系統(tǒng)分為

    2024年02月08日
    瀏覽(43)
  • 【數(shù)字鐘實驗1】logisim

    【數(shù)字鐘實驗1】logisim

    數(shù)字邏輯大作業(yè)1.0,用logisim畫數(shù)字鐘(經典實驗了屬于是??) 開始做實驗的時候也才剛剛學完時序邏輯那一章,計數(shù)器提都沒提過(笑死我懷疑老師是特意這么安排的),而且logisim完全不會用,隧道什么的根本不懂【這也就導致了我后面沒有力氣做外觀封裝了,累了???♀?

    2024年02月11日
    瀏覽(20)
  • 數(shù)字系統(tǒng)設計(FPGA)課程設計: 多功能數(shù)字鐘

    數(shù)字系統(tǒng)設計(FPGA)課程設計: 多功能數(shù)字鐘

    一、目的: 實現(xiàn)多功能數(shù)字鐘,具備下列功能: 1、數(shù)字鐘:能計時,實現(xiàn)小時、分鐘、秒的顯示; 2、數(shù)字跑表:精度至0.01秒 比如顯示12.97秒; 3、鬧鐘: 可以設定鬧鐘,用試驗箱上的蜂鳴器作為鬧鈴; 4、調時:可以對時間進行設定; 5、日期設定:能設定日期并顯示當前

    2023年04月18日
    瀏覽(27)
  • 電子設計數(shù)字鐘,multisim仿真·

    電子設計數(shù)字鐘,multisim仿真·

    設計步驟(分模塊敘述,并附上各模塊與總體電路圖) 1.計時模塊,顯示模塊,調時模塊設計 計數(shù)器模塊由七片74LS160的芯片組成,兩片為“秒”,兩片為“分”,兩片為“時”,還有一片作為“星期”,七個數(shù)碼管顯示器用來顯示數(shù)字?!搿汀帧捎?0進制。通過異步

    2024年02月11日
    瀏覽(26)
  • 基于FPGA的數(shù)字鐘設計

    這篇文章通過VHDL代碼實現(xiàn)數(shù)字鐘的功能,綁定引腳就可以看到實際的效果。 代碼運行成功,就可以實現(xiàn)了計時(年月日/時分秒)、秒表、倒計時、鬧鐘的全部功能。

    2024年02月11日
    瀏覽(22)
  • 【基于51單片機的數(shù)字鐘】

    掌握單片機 C 語言判斷語句、分支語句以及子程序調用等編程知識 此程序調試時間方式為先暫停再調時,故有調秒的功能。 (1) 實現(xiàn)正確穩(wěn)定地顯示小時(兩位數(shù))、分鐘(兩位數(shù))、秒鐘(兩位數(shù)),同時數(shù) 碼管應無閃爍問題 (2) 通過按鍵分別實現(xiàn)時、分、秒信息的調整,方便用戶

    2024年02月11日
    瀏覽(20)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請作者喝杯咖啡吧~博客贊助

支付寶掃一掃領取紅包,優(yōu)惠每天領

二維碼1

領取紅包

二維碼2

領紅包