1、4位異步二進(jìn)制加法計(jì)數(shù)器的設(shè)計(jì)：
?(1)用2片74LS73實(shí)現(xiàn)該電路，由CP端輸入單脈沖,設(shè)計(jì)并畫出4位異步二進(jìn)制加法計(jì)數(shù)器電路圖。
?(2)由CP端輸入單脈沖，測試并記錄Q1~Q4端狀態(tài)及波形。
四位二進(jìn)制加法計(jì)數(shù)器狀態(tài)遷移表如下：
| Q4n |
Q3n |
Q2n |
Q1n |
Q4n+1 |
Q3n+1 |
Q2n+1 |
Q1n+1 |
| 0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
| 0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
| 0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
| 0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
| 0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
| 0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
| 0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
| 0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
| 1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
| 1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
| 1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
| 1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
| 1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
| 1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
| 1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
| 1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
根據(jù)該表可設(shè)計(jì)電路：（以下是本人的設(shè)計(jì)圖，可以參考）
將Q1~Q4接入四通道示波器，可以得到以下結(jié)果：
如果該結(jié)果與理論結(jié)果相同，可認(rèn)為設(shè)計(jì)成功。
2、異步二-十進(jìn)制加法計(jì)數(shù)器的設(shè)計(jì)：
（1）設(shè)計(jì)并畫出4位異步8421BCD加法計(jì)數(shù)器的電路圖。
（2）用2片74LS73實(shí)現(xiàn)該電路，由CP端輸入單脈沖，測試并記錄Q1~Q4端狀態(tài)及波形。
四位8421BCD碼加法計(jì)數(shù)器狀態(tài)遷移表如下：
| Q4n |
Q3n |
Q2n |
Q1n |
Q4n+1 |
Q3n+1 |
Q2n+1 |
Q1n+1 |
| 0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
| 0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
| 0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
| 0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
| 0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
| 0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
| 0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
| 0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
| 1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
| 1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
| 1 |
0 |
1 |
0 |
X |
X |
X |
X |
| 1 |
0 |
1 |
1 |
X |
X |
X |
X |
| 1 |
1 |
0 |
0 |
X |
X |
X |
X |
| 1 |
1 |
0 |
1 |
X |
X |
X |
X |
| 1 |
1 |
1 |
0 |
X |
X |
X |
X |
| 1 |
1 |
1 |
1 |
X |
X |
X |
X |
參考電路圖如下：
將Q1~Q4接入四通道示波器有以下結(jié)果：
文章來源：http://www.zghlxwxcb.cn/news/detail-499105.html
以上是本人個(gè)人實(shí)驗(yàn)結(jié)果，如有錯(cuò)誤歡迎指正文章來源地址http://www.zghlxwxcb.cn/news/detail-499105.html
到了這里，關(guān)于用74LS73設(shè)計(jì)四位二進(jìn)制加法計(jì)數(shù)器和8421BCD加法計(jì)數(shù)器的文章就介紹完了。如果您還想了解更多內(nèi)容，請?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！
![[FPGA]用Verilog寫一個(gè)簡單三位二進(jìn)制加法器和減法器](https://imgs.yssmx.com/Uploads/2024/02/761556-1.png)
