EEMBC 的 CoreMark? 評(píng)分是一種比較通用的基準(zhǔn)測(cè)試方式，用于測(cè)量嵌入式系統(tǒng)中使用的微控制器（MCU）和中央處理單元（CPU）的性能，可以幫助人們比較不同的 CPU 架構(gòu)的性能表現(xiàn)。

一、簡(jiǎn)介：

CoreMark 取代了過時(shí)的 Dhrystone 基準(zhǔn)測(cè)試，并包含以下算法的實(shí)現(xiàn)：列表處理（查找和排序）、矩陣操作（常見的矩陣操作）、狀態(tài)機(jī)（確定輸入流是否包含有效數(shù)字）和 CRC（循環(huán)冗余校驗(yàn)）?？梢栽?8 位微控制器到 64 位微處理器上運(yùn)行。

與 Dhrystone 對(duì)比

與 Dhrystone 類似，CoreMark 小巧、便攜、易于理解、免費(fèi)，并顯示一項(xiàng)基準(zhǔn)測(cè)試分?jǐn)?shù)。與 Dhrystone 不同的是，CoreMark 具有特定的運(yùn)行和報(bào)告規(guī)則，并旨在避免 Dhrystone 的問題。例如，Dhrystone 的主要部分實(shí)際上暴露了編譯器優(yōu)化工作負(fù)載的能力，而不是 MCU 或 CPU 的能力。因此，Dhrystone 作為編譯器基準(zhǔn)測(cè)試比作為硬件基準(zhǔn)測(cè)試更具有洞察力。同樣地，在 Dhrystone 的計(jì)時(shí)部分中使用庫(kù)調(diào)用。通常，這些庫(kù)調(diào)用消耗基準(zhǔn)測(cè)試消耗的大部分時(shí)間。由于庫(kù)代碼不是基準(zhǔn)測(cè)試的一部分，如果使用不同的庫(kù)，很難比較結(jié)果。最后，存在執(zhí)行 Dhrystone 的指導(dǎo)方針，但由于結(jié)果沒有得到認(rèn)證或驗(yàn)證，因此它們不被強(qiáng)制執(zhí)行。關(guān)于如何報(bào)告 Dhrystone 結(jié)果沒有標(biāo)準(zhǔn)化，存在各種格式（DMIPS、每秒 Dhrystones、DMIPS/MHz）。

CoreMark 基準(zhǔn)評(píng)分特點(diǎn)

CRC 算法具有雙重功能，在鏈表元素中包含的數(shù)據(jù)上執(zhí)行16位 CRC，以驗(yàn)證操作正確，保證操作正確并提供自我檢查機(jī)制。

為了確保編譯器不能在編譯時(shí)預(yù)先計(jì)算結(jié)果，基準(zhǔn)測(cè)試中的每個(gè)操作都會(huì)產(chǎn)生一個(gè)在編譯時(shí)不可用的值。此外，基準(zhǔn)測(cè)試中定時(shí)部分使用的所有代碼都是基準(zhǔn)測(cè)試本身的一部分（沒有庫(kù)調(diào)用）。

CoreMark 是一種基于 C 語言的 CPU 性能評(píng)測(cè)工具，其目標(biāo)是為了提供一個(gè)可重復(fù)、可移植且各平臺(tái)間性能得分可比較的基準(zhǔn)測(cè)試。CoreMark 包含多個(gè)小型測(cè)試，旨在模擬實(shí)際應(yīng)用程序中常見的操作和趨勢(shì)。

CoreMark 測(cè)試由以下六個(gè)部分組成：

1. 數(shù)值操作（Data structure operations）：例如排序、鏈表操作等。
2. 控制操作（Control operations）：例如循環(huán)、條件判斷等。
3. 數(shù)學(xué)運(yùn)算（Arithmetic operations）：例如位操作、浮點(diǎn)數(shù)運(yùn)算等。
4. 字符串操作（String manipulation）：例如字符串拼接、比較等。
5. 矩陣變換（Matrix manipulation）：例如矩陣乘法、轉(zhuǎn)置等。
6. 加密/解密（Encryption and decryption）：例如 AES、RSA 等。

每個(gè)測(cè)試的執(zhí)行時(shí)間不同，最終將所有測(cè)試的得分累計(jì)起來，并通過一系列加權(quán)平均和標(biāo)準(zhǔn)化處理以產(chǎn)生 CoreMark 分?jǐn)?shù)。所以，根據(jù)這些測(cè)試的結(jié)果，CoreMark 分?jǐn)?shù)是計(jì)算機(jī)硬件整體性能的綜合指標(biāo)。

除了提供一個(gè)可重復(fù)、可移植且可比較的基準(zhǔn)測(cè)試之外，CoreMark 還可以用作新處理器設(shè)計(jì)和優(yōu)化的參考工具。它可以幫助開發(fā)人員更好地理解其處理器、操作系統(tǒng)、編譯器和庫(kù)等各種因素之間的性能優(yōu)化關(guān)系。

二、CoreMark 對(duì)比

常見的 ARM 芯片 和 RISC-V 芯片的 CoreMark 分?jǐn)?shù)對(duì)比如下：

• Cortex-M0:??? 2.33 CoreMark/MHz
• Cortex-M0+:? 2.46 CoreMark/MHz
• Cortex-M3:??? 4.45 CoreMark/MHz
• Cortex-M4:??? 4.02 CoreMark/MHz
• Cortex-M7:??? 5.01 CoreMark/MHz
• Cortex-A7:??? 2.32 CoreMark/MHz
• Cortex-A53:? 3.25 CoreMark/MHz
• Cortex-A9:??? 3.52 CoreMark/MHz
• Cortex-A55:? 3.76 CoreMark/MHz
• Cortex-A15:? 5.26 CoreMark/MHz
• Cortex-A72:? 6.20 CoreMark/MHz
• Cortex-A76:? 7.41 CoreMark/MHz
• 玄鐵 C906：???? 3.40 CoreMark/MHz
• StarFive U74： 5.09 CoreMark/MHz
• 玄鐵 C910：???? 7.10 CoreMark/MHz

需要注意，這些分?jǐn)?shù)只是不同平臺(tái)、編譯器和優(yōu)化級(jí)別得出的結(jié)果，并不能完全反映實(shí)際性能。實(shí)際應(yīng)用中，還需考慮具體的工作負(fù)載、系統(tǒng)結(jié)構(gòu)以及其他因素的影響。

STM32 MCU 的 CoreMark 分?jǐn)?shù)

昉·星光 2、荔枝派 4A 與樹莓派對(duì)比

作為 RISC-V 的標(biāo)桿，昉·星光 2、荔枝派 4 與樹莓派的對(duì)比如下：

文章來源地址http://www.zghlxwxcb.cn/news/detail-497307.html

?常見板卡的 CoreMark 性能對(duì)比列表?

到了這里，關(guān)于CoreMark 跑個(gè)分：RISC-V vs ARM的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！