国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

FPGA設(shè)計(jì)開發(fā)(基礎(chǔ)課題):七人表決器設(shè)計(jì)

這篇具有很好參考價(jià)值的文章主要介紹了FPGA設(shè)計(jì)開發(fā)(基礎(chǔ)課題):七人表決器設(shè)計(jì)。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方,請(qǐng)大家不吝賜教,您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問。

一、設(shè)計(jì)目的

1、熟悉MAX+PLUSⅡ、QUARTUSⅡ軟件的使用;

2、熟悉EDA/SOPC、FPGA基本結(jié)構(gòu);

3、熟悉EDA開發(fā)的基本流程。

二、設(shè)計(jì)原理

所謂表決器就是對(duì)于一件事,由多個(gè)人投票,如果同意的票數(shù)過半,就認(rèn)為此事可行;否則如果否決的票數(shù)過半,則認(rèn)為此事不行。

七人表決器顧名思義就是由七個(gè)人來投票,當(dāng)同意的票數(shù)大于或者等于4時(shí),則認(rèn)為同意;反之,當(dāng)否決的票數(shù)大于或者等于4時(shí),則認(rèn)為不同意。實(shí)驗(yàn)中用7個(gè)按鍵來表示七個(gè)人,當(dāng)對(duì)應(yīng)的按鍵按下時(shí),輸入為“1”,表示此人同意;否則若按鍵輸入為‘0’,則表示此人反對(duì)。表決的結(jié)果用一個(gè)LED表示,若表決的結(jié)果為同意,則輸出‘0’,LED被點(diǎn)亮;否則,如果表決的結(jié)果為反對(duì),則輸出‘1’,LED不會(huì)被點(diǎn)亮。

用七個(gè)開關(guān)作為表決器的7個(gè)輸入變量,輸入變量為邏輯“1”時(shí)表示表決者“贊同”;輸入變量為邏輯“0”時(shí),表示表決者“不贊同”。輸出邏輯“1”時(shí),表示表決“通過”;輸出邏輯“0”時(shí),表示表決“不通過”。當(dāng)表決器的七個(gè)輸入變量中有4個(gè)以上(含4個(gè))為“1”時(shí),則表決器輸出為“1”;否則為“0”。

三、設(shè)計(jì)內(nèi)容

本實(shí)驗(yàn)利用EDA/SOPC實(shí)驗(yàn)箱中的按鍵開關(guān)模塊和LED模塊來實(shí)現(xiàn)一個(gè)簡單的七人表決器功能。按鍵F1~F7表示七個(gè)人,當(dāng)按鍵按下輸入為‘1’時(shí),表示對(duì)應(yīng)的人投同意票,否則當(dāng)按鍵輸入為‘0’時(shí),表示對(duì)應(yīng)的人投反對(duì)票;LED模塊中l(wèi)ed0表示七人表決的結(jié)果,當(dāng)led0點(diǎn)亮?xí)r,表示一致同意,否則當(dāng)led0熄滅時(shí),表示一致反對(duì)。按鍵F1~F7以及l(fā)ed0與FPGA的引腳連接如下表所示。

芯片引腳

開發(fā)平臺(tái)模塊

AC10

LED0

Y11

F1

AA10

F2

AB10

F3

AE6

F4

V22

F5

AF23

F6

AE23

F7

四、設(shè)計(jì)結(jié)果

1、七人表決器源程序:

module VOTER7(a,b,c,d,e,f,g,pass);

input a,b,c,d,e,f,g;

output pass;

reg pass;

reg[3:0] count;

initial count=0;

always@(a,b,c,d,e,f,g)

begin

count=a+b+c+d+e+f+g;

pass=count<4?0:1;//當(dāng)人數(shù)在三人以下是輸出1

end

endmodule

2、仿真波形圖:

FPGA設(shè)計(jì)開發(fā)(基礎(chǔ)課題):七人表決器設(shè)計(jì)

上圖為四人贊同時(shí)的表決結(jié)果,pass=1,表示通過。

FPGA設(shè)計(jì)開發(fā)(基礎(chǔ)課題):七人表決器設(shè)計(jì)

上圖為三人贊同時(shí)的表決結(jié)果,pass=0,表示不通過。

3、管腳約束:

FPGA設(shè)計(jì)開發(fā)(基礎(chǔ)課題):七人表決器設(shè)計(jì)

4、下載到試驗(yàn)箱上的結(jié)果:

FPGA設(shè)計(jì)開發(fā)(基礎(chǔ)課題):七人表決器設(shè)計(jì)

五、注意

在Verilog開發(fā)時(shí)出現(xiàn)了module命名與.v文件命名不一樣會(huì)導(dǎo)致編譯報(bào)錯(cuò)。文章來源地址http://www.zghlxwxcb.cn/news/detail-474421.html

到了這里,關(guān)于FPGA設(shè)計(jì)開發(fā)(基礎(chǔ)課題):七人表決器設(shè)計(jì)的文章就介紹完了。如果您還想了解更多內(nèi)容,請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請(qǐng)注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • FPGA開發(fā)設(shè)計(jì)

    FPGA開發(fā)設(shè)計(jì)

    FPGA是可編程邏輯器件的一種,本質(zhì)上是一種高密度可編程邏輯器件。 FPGA的靈活性高、開發(fā)周期短、并行性高、具備可重構(gòu)特性,是一種廣泛應(yīng)用的半定制電路。 采用基于SRAM工藝的查位表結(jié)構(gòu)(LUT),LUT用于實(shí)現(xiàn)實(shí)際邏輯電路的功能,LUT本質(zhì)上是一個(gè)RAM,事先將相應(yīng)的結(jié)果

    2024年01月17日
    瀏覽(19)
  • FPGA 開發(fā)必備:從零開始學(xué)習(xí) FPGA 設(shè)計(jì)

    FPGA 開發(fā)必備:從零開始學(xué)習(xí) FPGA 設(shè)計(jì) FPGA 是一種可編程邏輯器件,可以在不用重新設(shè)計(jì)硬件電路的情況下修改其功能。它是數(shù)字電路設(shè)計(jì)中最重要的組成部分之一。FPGA 的廣泛應(yīng)用領(lǐng)域包括通信、計(jì)算機(jī)、圖像處理、音頻處理等。 要想成為一名合格的 FPGA 工程師,你需要了

    2024年02月07日
    瀏覽(33)
  • 單周期-開發(fā)過程【FPGA模型機(jī)課程設(shè)計(jì)】

    單周期-開發(fā)過程【FPGA模型機(jī)課程設(shè)計(jì)】

    2023-5-25 08:24:28 以下內(nèi)容源自《【FPGA模型機(jī)課程設(shè)計(jì)】》 僅供學(xué)習(xí)交流使用 0集中實(shí)踐環(huán)節(jié)計(jì)劃書【FPGA模型機(jī)課程設(shè)計(jì)】 工程迭代過程 README.txt 1FPGA模型計(jì)算機(jī)整體方案設(shè)計(jì)【FPGA模型機(jī)課程設(shè)計(jì)】 2模型計(jì)算機(jī)各功能電路設(shè)計(jì)【FPGA模型機(jī)課程設(shè)計(jì)】 實(shí)現(xiàn)基本20條指令 3模型機(jī)

    2024年02月09日
    瀏覽(22)
  • SOC FPGA介紹及開發(fā)設(shè)計(jì)流程

    SOC FPGA介紹及開發(fā)設(shè)計(jì)流程

    目錄 一、SoC FPGA簡介 二、SoC FPGA開發(fā)流程 2.1 硬件開發(fā) 2.2 軟件開發(fā) ??????? ?SOC FPGA是在FPGA架構(gòu)中集成了基于ARM的硬核處理器系統(tǒng)(HPS),包括處理器、外設(shè)和存儲(chǔ)器控制器。 相較于傳統(tǒng)的僅有ARM處理器或 FPGA 的嵌入式芯片,SOC FPGA既擁有ARM處理器靈活高效的數(shù)據(jù)運(yùn)算和事務(wù)

    2024年02月15日
    瀏覽(19)
  • CIC濾波器:原理、設(shè)計(jì)與FPGA開發(fā)

    CIC濾波器,全稱為累積積分器濾波器(Cascaded Integrator-Comb Filter),是一種數(shù)字濾波器,通常在信號(hào)處理和通信系統(tǒng)中使用。本文將詳細(xì)介紹CIC濾波器的原理、設(shè)計(jì)方法以及如何在FPGA上實(shí)現(xiàn)。 一、CIC濾波器原理 CIC濾波器由級(jí)聯(lián)的積分器和組合器組成,其中積分器用于對(duì)輸入信

    2024年02月04日
    瀏覽(23)
  • FPGA實(shí)戰(zhàn)開發(fā)-基于的ddr圖像緩存設(shè)計(jì)(上)

    FPGA實(shí)戰(zhàn)開發(fā)-基于的ddr圖像緩存設(shè)計(jì)(上)

    目錄 概要 整體架構(gòu)流程 技術(shù)名詞解釋 技術(shù)細(xì)節(jié) ?編輯 小結(jié) 提示:這里可以添加技術(shù)概要 本文主要基于DDR的圖像緩存設(shè)計(jì)。 提示:這里可以添加技術(shù)整體架構(gòu) 先用圖像產(chǎn)生模塊產(chǎn)生一個(gè)1080P60Hz的測(cè)試圖像,然后經(jīng)過FDMA進(jìn)入ddr3,緩存3幀后在讀出來。然后在經(jīng)過HDMI顯示。

    2024年02月08日
    瀏覽(53)
  • [ZYNQ]開發(fā)之MATALB與FPGA聯(lián)合仿真平臺(tái)設(shè)計(jì)

    [ZYNQ]開發(fā)之MATALB與FPGA聯(lián)合仿真平臺(tái)設(shè)計(jì)

    本實(shí)驗(yàn)在之前兩篇文章的基礎(chǔ)上設(shè)計(jì)的MATLAB與FPGA聯(lián)合仿真平臺(tái)設(shè)計(jì),主要用于在MATLAB于FPGA之前提供收發(fā)數(shù)據(jù)的通道。該實(shí)驗(yàn)的應(yīng)用背景為極化碼的編譯碼流程,極化碼的編譯碼的仿真流程如下: [ZYNQ]開發(fā)之基于 AN108 模塊的ADC 采集以太網(wǎng)傳輸_Laid-back guy的博客-CSDN博客 [ZYNQ

    2024年02月04日
    瀏覽(37)
  • FPGA基于Vivado開發(fā),設(shè)計(jì)頂層文件Top.v

    FPGA基于Vivado開發(fā),設(shè)計(jì)頂層文件Top.v

    首先得承認(rèn),我并不是主動(dòng)擁抱頂層文件這套思路的,原因很簡單,能用就行干嘛費(fèi)勁搞那么多東西。起初知識(shí)點(diǎn)亮一個(gè)LED燈,整一個(gè)半加器的簡單模擬,也確實(shí)根本用不上。后邊工程有一定的負(fù)責(zé)度,例如設(shè)計(jì)數(shù)字時(shí)鐘,LCD1602驅(qū)動(dòng)設(shè)計(jì)等等,這個(gè)時(shí)候我就發(fā)現(xiàn)了層次化設(shè)計(jì)

    2024年02月08日
    瀏覽(29)
  • fpga開發(fā):二進(jìn)制轉(zhuǎn)BCD碼的電路設(shè)計(jì)

    fpga開發(fā):二進(jìn)制轉(zhuǎn)BCD碼的電路設(shè)計(jì)

    魚弦:CSDN內(nèi)容合伙人、CSDN新星導(dǎo)師、全棧領(lǐng)域創(chuàng)作新星創(chuàng)作者 、51CTO(Top紅人+專家博主) 、github開源愛好者(go-zero源碼二次開發(fā)、游戲后端架構(gòu) https://github.com/Peakchen) 題目:二進(jìn)制轉(zhuǎn)BCD碼的電路設(shè)計(jì) 一、設(shè)計(jì)要求 利用上海安路科技的EG4X20BG256板卡上面的資源(4個(gè)按鍵、4個(gè)

    2024年02月03日
    瀏覽(34)
  • 密碼鎖設(shè)計(jì)Verilog代碼Quartus 睿智FPGA開發(fā)板

    密碼鎖設(shè)計(jì)Verilog代碼Quartus 睿智FPGA開發(fā)板

    名稱:密碼鎖設(shè)計(jì)Verilog代碼Quartus? 睿智FPGA開發(fā)板(文末獲取) 軟件:Quartus 語言:Verilog 代碼功能: 1、設(shè)計(jì)一個(gè)密碼鎖的控制電路,當(dāng)輸入正確代碼時(shí),輸岀開鎖信號(hào)用紅燈亮、綠燈 熄滅表示關(guān)鎖,用綠燈亮、紅燈熄滅表示開鎖 2、在鎖的控制電路中儲(chǔ)存一個(gè)可以修改的4位代

    2024年01月18日
    瀏覽(32)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請(qǐng)作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包