国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

實(shí)驗(yàn)二 基于FPGA的分頻器的設(shè)計(jì)(基本任務(wù):設(shè)計(jì)一個(gè)分頻器,輸入信號(hào)50MHz,輸出信號(hào)頻率分別為1KHz、500Hz及1Hz。拓展任務(wù)1:用按鍵或開關(guān)控制蜂鳴器的響與不響。拓展任務(wù)2:用按鍵或開)

這篇具有很好參考價(jià)值的文章主要介紹了實(shí)驗(yàn)二 基于FPGA的分頻器的設(shè)計(jì)(基本任務(wù):設(shè)計(jì)一個(gè)分頻器,輸入信號(hào)50MHz,輸出信號(hào)頻率分別為1KHz、500Hz及1Hz。拓展任務(wù)1:用按鍵或開關(guān)控制蜂鳴器的響與不響。拓展任務(wù)2:用按鍵或開)。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方,請(qǐng)大家不吝賜教,您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問。

實(shí)驗(yàn)二 基于FPGA的分頻器的設(shè)計(jì)

1. 實(shí)驗(yàn)?zāi)康模?/strong>
(1) 掌握QuartusⅡ軟件的層次型設(shè)計(jì)方法;
(2) 掌握元件封裝及調(diào)用方法;
(3) 熟悉FPGA實(shí)驗(yàn)平臺(tái),掌握引腳鎖定及下載。
2. 實(shí)驗(yàn)任務(wù):
(1) 基本任務(wù):設(shè)計(jì)一個(gè)分頻器,輸入信號(hào)50MHz,輸出信號(hào)頻率分別為1KHz、500Hz及1Hz。
(2) 拓展任務(wù)1:用按鍵或開關(guān)控制蜂鳴器的響與不響。
(3) 拓展任務(wù)2:用按鍵或開關(guān)選擇1KHz和500Hz兩種不同頻率信號(hào)驅(qū)動(dòng)蜂鳴器。

基本任務(wù):
(1)設(shè)計(jì)思路

實(shí)驗(yàn)平臺(tái)上提供有兩個(gè)時(shí)鐘信號(hào)clk0和clk1,頻率均為50MHz,通過2、5、100分頻,對(duì)輸入信號(hào)進(jìn)行逐級(jí)分頻。2、5、100分頻功能采用74390實(shí)現(xiàn)。

(2)電路設(shè)計(jì)

1.模100計(jì)數(shù)器設(shè)計(jì)
實(shí)驗(yàn)二 基于FPGA的分頻器的設(shè)計(jì)(基本任務(wù):設(shè)計(jì)一個(gè)分頻器,輸入信號(hào)50MHz,輸出信號(hào)頻率分別為1KHz、500Hz及1Hz。拓展任務(wù)1:用按鍵或開關(guān)控制蜂鳴器的響與不響。拓展任務(wù)2:用按鍵或開)
2.將m100計(jì)數(shù)器封裝
方法:選中右側(cè)的m100文件
實(shí)驗(yàn)二 基于FPGA的分頻器的設(shè)計(jì)(基本任務(wù):設(shè)計(jì)一個(gè)分頻器,輸入信號(hào)50MHz,輸出信號(hào)頻率分別為1KHz、500Hz及1Hz。拓展任務(wù)1:用按鍵或開關(guān)控制蜂鳴器的響與不響。拓展任務(wù)2:用按鍵或開)
點(diǎn)擊File->Create->Create Symbol Files for Current File
實(shí)驗(yàn)二 基于FPGA的分頻器的設(shè)計(jì)(基本任務(wù):設(shè)計(jì)一個(gè)分頻器,輸入信號(hào)50MHz,輸出信號(hào)頻率分別為1KHz、500Hz及1Hz。拓展任務(wù)1:用按鍵或開關(guān)控制蜂鳴器的響與不響。拓展任務(wù)2:用按鍵或開)
選擇儲(chǔ)存位置,一定要和工程文件在一個(gè)文件夾里
3.分頻器設(shè)計(jì)電路圖
實(shí)驗(yàn)二 基于FPGA的分頻器的設(shè)計(jì)(基本任務(wù):設(shè)計(jì)一個(gè)分頻器,輸入信號(hào)50MHz,輸出信號(hào)頻率分別為1KHz、500Hz及1Hz。拓展任務(wù)1:用按鍵或開關(guān)控制蜂鳴器的響與不響。拓展任務(wù)2:用按鍵或開)

拓展任務(wù)1和2:

用按鍵或開關(guān)控制蜂鳴器的響與不響。
(1)任務(wù)1加個(gè)開關(guān)即可
(2)任務(wù)2如下圖
實(shí)驗(yàn)二 基于FPGA的分頻器的設(shè)計(jì)(基本任務(wù):設(shè)計(jì)一個(gè)分頻器,輸入信號(hào)50MHz,輸出信號(hào)頻率分別為1KHz、500Hz及1Hz。拓展任務(wù)1:用按鍵或開關(guān)控制蜂鳴器的響與不響。拓展任務(wù)2:用按鍵或開)

拓展任務(wù)3

自動(dòng)在三個(gè)頻率間切換
用分頻器的1Hz輸出信號(hào)作為時(shí)鐘
實(shí)驗(yàn)二 基于FPGA的分頻器的設(shè)計(jì)(基本任務(wù):設(shè)計(jì)一個(gè)分頻器,輸入信號(hào)50MHz,輸出信號(hào)頻率分別為1KHz、500Hz及1Hz。拓展任務(wù)1:用按鍵或開關(guān)控制蜂鳴器的響與不響。拓展任務(wù)2:用按鍵或開)

工程文件下載連接

鏈接:https://pan.baidu.com/s/1qdnPVNkyWPXU7q1vDbcpRg
提取碼:2021

求贊?。?!文章來源地址http://www.zghlxwxcb.cn/news/detail-456916.html

到了這里,關(guān)于實(shí)驗(yàn)二 基于FPGA的分頻器的設(shè)計(jì)(基本任務(wù):設(shè)計(jì)一個(gè)分頻器,輸入信號(hào)50MHz,輸出信號(hào)頻率分別為1KHz、500Hz及1Hz。拓展任務(wù)1:用按鍵或開關(guān)控制蜂鳴器的響與不響。拓展任務(wù)2:用按鍵或開)的文章就介紹完了。如果您還想了解更多內(nèi)容,請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場(chǎng)。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請(qǐng)注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • FPGA基礎(chǔ)設(shè)計(jì)(二):任意分頻器(奇數(shù),偶數(shù),小數(shù))

    FPGA基礎(chǔ)設(shè)計(jì)(二):任意分頻器(奇數(shù),偶數(shù),小數(shù))

    FPGA開發(fā)板上一般只有一個(gè)晶振,即一種時(shí)鐘頻率。數(shù)字系統(tǒng)設(shè)計(jì)中,時(shí)間的計(jì)算都要以時(shí)鐘作為基本單元,對(duì)基準(zhǔn)時(shí)鐘進(jìn)行不同倍數(shù)的分頻而得到各模塊所需時(shí)鐘頻率,可通過Verilog代碼實(shí)現(xiàn);倍頻可通過鎖相環(huán)【PLL】實(shí)現(xiàn)。 把輸入信號(hào)的頻率變成成倍的低于輸入頻率的輸出

    2024年02月01日
    瀏覽(22)
  • 【FPGA】Verilog:時(shí)序電路設(shè)計(jì) | 二進(jìn)制計(jì)數(shù)器 | 計(jì)數(shù)器 | 分頻器 | 時(shí)序約束

    【FPGA】Verilog:時(shí)序電路設(shè)計(jì) | 二進(jìn)制計(jì)數(shù)器 | 計(jì)數(shù)器 | 分頻器 | 時(shí)序約束

    前言: 本章內(nèi)容主要是演示Vivado下利用Verilog語(yǔ)言進(jìn)行電路設(shè)計(jì)、仿真、綜合和下載 示例:計(jì)數(shù)器與分頻器 ? ?? 功能特性:?采用?Xilinx Artix-7 XC7A35T芯片? 配置方式:USB-JTAG/SPI Flash 高達(dá)100MHz 的內(nèi)部時(shí)鐘速度? 存儲(chǔ)器:2Mbit SRAM ??N25Q064A SPI Flash(樣圖舊款為N25Q032A) 通用

    2024年02月02日
    瀏覽(34)
  • FPGA學(xué)習(xí)——實(shí)現(xiàn)任意倍分頻器(奇數(shù)/偶數(shù)倍分頻器均可實(shí)現(xiàn))

    FPGA學(xué)習(xí)——實(shí)現(xiàn)任意倍分頻器(奇數(shù)/偶數(shù)倍分頻器均可實(shí)現(xiàn))

    在FPGA(可編程邏輯門陣列)中,分頻器是一種用于將時(shí)鐘信號(hào)的頻率降低的電路或模塊。它可以根據(jù)輸入的時(shí)鐘信號(hào)生成一個(gè)較低頻率的輸出時(shí)鐘信號(hào)。 常見的分頻器可以按照固定比例來進(jìn)行分頻,例如將輸入時(shí)鐘頻率除以2、除以4等。因此,如果輸入時(shí)鐘信號(hào)的頻率為10

    2024年02月05日
    瀏覽(21)
  • FPGA——分頻器

    FPGA——分頻器

    野火學(xué)習(xí)備忘錄——FPAG分頻 時(shí)鐘對(duì)于 FPGA 是非常重要的,但板載晶振提供的時(shí)鐘信號(hào)頻率是固定的,不一定滿 足工程需求,所以分頻和倍頻還是很有必要的。這里通過計(jì)數(shù)的方式來實(shí)現(xiàn)分頻。 1.通過計(jì)數(shù)器來實(shí)現(xiàn)6分頻。兩種方式。第一種直接通過計(jì)數(shù)方式直接獲取獲取。輸

    2024年02月10日
    瀏覽(31)
  • FPGA【Verilog分頻器】

    FPGA【Verilog分頻器】

    ????????在數(shù)字系統(tǒng)的設(shè)計(jì)中經(jīng)常會(huì)碰到需要使用多個(gè)時(shí)鐘的情況。時(shí)鐘信號(hào)的產(chǎn)生通常具有兩種方法,一種是使用PLL(Phase Locked Loop,鎖相環(huán)),可生成倍頻、分頻信號(hào);另一種則是使用硬件描述語(yǔ)言構(gòu)建一個(gè)分頻電路。 ????????分頻器的設(shè)計(jì)通常分為以下三類:奇

    2024年02月20日
    瀏覽(30)
  • 【FPGA & Verilog】奇數(shù)分頻器 (50%)

    【FPGA & Verilog】奇數(shù)分頻器 (50%)

    2.1 設(shè)計(jì)輸? 1. 模塊名稱:FrequencyDivider 2. 輸?輸出:CLK、RSTn、CLK_15 2.2 引腳約束 1. 輸?端 ?定義 2. 輸出端 ?定義 2.3 設(shè)計(jì)要求 1. 輸出時(shí)鐘的周期是輸?時(shí)鐘的15倍(15分頻器) 2. 分別實(shí)現(xiàn)?7/15?占空?和 50% 占空?兩種分頻?式 3. 使?RTL View分析電路的區(qū)別 2.4 電路仿真1.

    2024年02月03日
    瀏覽(26)
  • FPGA學(xué)習(xí)日記——verilog實(shí)現(xiàn)分頻器

    FPGA學(xué)習(xí)日記——verilog實(shí)現(xiàn)分頻器

    主要思想是利用計(jì)數(shù)器實(shí)現(xiàn)分頻器功能,其中按原理不同可分為分頻和降頻 一、先說分頻。 1、第一種實(shí)現(xiàn)方式 輸入信號(hào)為系統(tǒng)時(shí)鐘50MHz,本例子先以偶數(shù)倍六分頻為例實(shí)現(xiàn)分頻的第一種方式:計(jì)數(shù)器對(duì)系統(tǒng)時(shí)鐘的上升沿進(jìn)行計(jì)數(shù),最大計(jì)數(shù)M=5,即count取值范圍為0~5,當(dāng)計(jì)數(shù)

    2024年02月04日
    瀏覽(21)
  • 【實(shí)驗(yàn)室學(xué)習(xí)】時(shí)鐘分頻器,2、3、4、8分頻 verilog實(shí)現(xiàn)

    【實(shí)驗(yàn)室學(xué)習(xí)】時(shí)鐘分頻器,2、3、4、8分頻 verilog實(shí)現(xiàn)

    記錄時(shí)鐘分頻器的Verilog代碼編寫,主要掌握分頻器設(shè)計(jì)思路 2、4、8分頻設(shè)計(jì)較為容易: 2分頻—設(shè)計(jì)一個(gè)1位的寄存器,當(dāng)原時(shí)鐘上升沿時(shí)取反即可 代碼展示: 4分頻與8分頻—設(shè)計(jì)一個(gè)兩位的計(jì)數(shù)器,4分頻只需在計(jì)數(shù)器計(jì)數(shù)到00B或者10B時(shí)跳變電平即可,8分頻只需在計(jì)數(shù)器計(jì)

    2024年02月11日
    瀏覽(30)
  • ?工信工實(shí)驗(yàn)參考——《VHDL實(shí)驗(yàn)2——數(shù)碼管及分頻器》

    ?工信工實(shí)驗(yàn)參考——《VHDL實(shí)驗(yàn)2——數(shù)碼管及分頻器》

    一般來說,我貼上來的代碼都是能直接跑的,如果不行可以郵箱交流1902946954@qq.com 僅供參考,微機(jī)的老師講的很好,所以請(qǐng)還是要先自己完成咯。 免責(zé)聲明,本人菜只因一只,內(nèi)容僅供參考,錯(cuò)了不負(fù)責(zé)哈 該實(shí)驗(yàn)和報(bào)告部分參考了ZhouzhouFighting的報(bào)告(鏈接華南理工大學(xué)VHD

    2024年02月08日
    瀏覽(58)
  • verilog---分頻器設(shè)計(jì)

    //設(shè)計(jì)分頻器 將50MHZ信號(hào)分頻產(chǎn)生1HZ的秒脈沖,輸出信號(hào)占空比為50%。 //設(shè)計(jì)思路:用計(jì)數(shù)器設(shè)計(jì),N分頻:當(dāng)計(jì)數(shù)到(N/2)-1個(gè)數(shù)時(shí),輸出時(shí)鐘翻轉(zhuǎn)一次 //50*10^6次分頻:計(jì)數(shù)到24 999 999(需要25bit)時(shí),輸出信號(hào)翻轉(zhuǎn)。 //無法用vmf仿真,因?yàn)閑ndtime最大為10us,實(shí)際最少需要1000000u

    2024年02月04日
    瀏覽(21)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請(qǐng)作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包