国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

超級全的PCB LAYOUT高速信號走線指南

這篇具有很好參考價值的文章主要介紹了超級全的PCB LAYOUT高速信號走線指南。希望對大家有所幫助。如果存在錯誤或未考慮完全的地方,請大家不吝賜教,您也可以點擊"舉報違法"按鈕提交疑問。

目錄

1、TF/SD走線要求

2、HDMI走線要求

3、LVDS信號線走線要求

4、DVP信號走線要求

5、eDP信號走線要求

6、MIPI信號線走線要求

7、USB走線要求

8、MAC走線要求

9、VOUT1120走線要求

10、FLASH(SPI FLASH / NAND FLASH / eMMC)走線要求

12、PCIE2.0,PCIE3.0走線要求

1、TF/SD走線要求

TF card電路兼容SD2.0/3.0,模塊供電為輸出可調(diào)的VCC_SD,默認為3.3V供電。

當插入SD 2.0存儲卡時,模塊供電與T卡供電均為 3.3V,T卡正常工作。

當插入SD 3.0存儲卡時,主控芯片識別其為SD 3.0存儲卡,調(diào)節(jié)VCC_SD供電為1.8V,以滿足高速卡信號要求;同時T卡供電VCC_SD通過卡片內(nèi)部LDO,生成1.8V為T卡提供電源。

SD卡走線為單端線,控制阻抗50歐姆;

1)VCC_SD的濾波電容靠近卡座引腳放置,遵循先大后小的原則。

2)ESD器件要靠近TF卡引腳放置,走線需要先經(jīng)過ESD器件再進入SD卡,不要打孔穿,如下圖所

超級全的PCB LAYOUT高速信號走線指南
超級全的PCB LAYOUT高速信號走線指南

3)所有的信號線盡量走在同一層,這樣有利于信號的一致性,走線與高頻信號分開;空間允許的情況下,單根包地,空間緊張的情況下整組包地,所有走線需要有完整的參考平面;

4)SD卡的CLK信號,與其他信號線的間距保證3W以上,有空間的話大于3W。在有空間的情況下,CLK信號單獨包地處理,且包地線每隔400mil至少添加一個GND過孔。

5)組內(nèi)數(shù)據(jù)線不要相差太大,需要控制400mil以內(nèi),走線總長度不要太長盡量控制在12.5 inch(317.5mm)之內(nèi),以提高信號穩(wěn)定性和兼容性。

RK1126的要求是4 inch,即4000mil(101.6mm)。

6)SD卡所有的信號線要做等長處理,以時鐘線為目標線,誤差控制在300mil以內(nèi)。

SD卡包括:DATA0、DATA1、DATA2、DATA3、CMD、CLK、DET 7根信號線。

(畫板控制在100mil以內(nèi)。)

只要等長:DATA0、DATA1、DATA2、DATA3、CMD、CLK,6根信號線。

稱為SDIO信號。

2、HDMI走線要求

超級全的PCB LAYOUT高速信號走線指南

HDMI信號有三對數(shù)據(jù)信號差分線,一對時鐘信號差分線。

HDMI_TXCP、HDMI_TXCN

HDMI_TX0N、HDMI_TX0P

HDMI_TX1N、HDMI_TX1P

HDMI_TX2N、HDMI_TX2P

HDMI的信號走線需嚴格遵循差分規(guī)則要求走線,

阻抗要求 Z=100ohm± 10ohm;

線對內(nèi)兩根信號的長度誤差控制在10mil以內(nèi),

線對與線對之間的長度誤差控制在30mil以內(nèi);

走線拐角盡量用弧線或者鈍角,不能為直角或銳角。

建議在 PCB內(nèi)層走線,并保證走線參考面是一個連續(xù)完整的參考面,不被分割,否則會造成差分線阻抗的不連續(xù)性并增加外部噪聲對差分線的影響。

如在 PCB表層走線,請注意用地線做包地處理;

在走線中應(yīng)該盡可能的減少換層過孔,過孔會造成線路阻抗的不連續(xù);最多只能有兩個過孔。過孔周圍必須伴隨有GND孔。且兩過孔間距,孔與旁邊 shape 間距建議參考下圖:文章來源地址http://www.zghlxwxcb.cn/news/detail-416152.html

到了這里,關(guān)于超級全的PCB LAYOUT高速信號走線指南的文章就介紹完了。如果您還想了解更多內(nèi)容,請在右上角搜索TOY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來自互聯(lián)網(wǎng)用戶投稿,該文觀點僅代表作者本人,不代表本站立場。本站僅提供信息存儲空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實不符,請點擊違法舉報進行投訴反饋,一經(jīng)查實,立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費用

相關(guān)文章

  • 立創(chuàng)EDA——PCB的走線(五)

    立創(chuàng)EDA——PCB的走線(五)

    我們要根據(jù)電路的重要性進行區(qū)分,比如電源電路,晶振電路,SWD,串口這些都是比較重要的電路,我們應(yīng)該先考慮這些,信號線對應(yīng)接起來就行。 在立創(chuàng)EDA中有很多種走線方式給我們選擇 一般用默認的45進行走線,W進行布線,tab進行修改線寬,電源線應(yīng)適當粗,能有多粗就

    2023年04月18日
    瀏覽(23)
  • PCB的走線電阻的計算方法

    PCB的走線電阻的計算方法

    之前遇到一個ARM板卡,在開機運行時,會有ECC Error異常,導(dǎo)致一直無法正常運行。由于最初問題發(fā)生的概率并不高,所以并不受關(guān)注,只是記錄在Redmine。然而,當一個新批次中有20%以上板卡無法正常運行時,那么這個困擾研發(fā)部半年多的問題終于引起了重視。 在軟件工程師

    2024年02月06日
    瀏覽(20)
  • AD  畫PCB布線時,走線網(wǎng)線高亮,其它不走線網(wǎng)絡(luò)變黑的設(shè)置方法

    AD 畫PCB布線時,走線網(wǎng)線高亮,其它不走線網(wǎng)絡(luò)變黑的設(shè)置方法

    正常布線時顯示效果;布線時所有PCB顯示都正常; 設(shè)置不走線網(wǎng)格變黑的方法; 2.1 T+P調(diào)出配置項(tools PreferencesPCB EditorDisplay中Highlighting Options ),然后勾選 apply mask during interactive editing 此項即可; 變黑后的顯示效果;

    2024年02月11日
    瀏覽(24)
  • PCB封裝設(shè)計指導(dǎo)(十二)畫出器件禁布,過孔走線禁布

    PCB封裝設(shè)計指導(dǎo)(十二)畫出器件禁布,過孔走線禁布

    PCB 封裝設(shè)計指導(dǎo)(十二)畫出器件禁布,過孔走線禁布 對于分離器件或者Datasheet中有標注出走線或者過孔禁布,在封裝中需要把這些信息體現(xiàn)出來,如何添加,見如下說明 1. 一般來講,只有分離器件,比如電阻,電容,晶振才會在中間加上 route keepout 和 via keepout Via keep ou

    2024年02月16日
    瀏覽(22)
  • 【高速PCB電路設(shè)計】1.高速PCB設(shè)計概述

    【高速PCB電路設(shè)計】1.高速PCB設(shè)計概述

    一般認為:高速電路頻率≥50MHz且這部分頻率電路達到1/3。 客觀的講:考慮到上升下降沿及延遲,當信號的傳輸路徑大于1/6倍傳輸信號波長時,認為是高速信號。 因此,信號的傳輸延遲大于1/2數(shù)字信號驅(qū)動端的上升時間,則認為此類信號是高速信號并產(chǎn)生傳輸線效應(yīng),即為高

    2023年04月08日
    瀏覽(22)
  • 一些沒用的AD技巧——AD PCB直角走線處理與T型滴淚。

    一些沒用的AD技巧——AD PCB直角走線處理與T型滴淚。

    AD PCB直角走線處理與T型滴淚。 在PCB布板過程中為了避免走線出現(xiàn)直角,一般會對此類走線進行處理。 1.使用手動走線的方式進行處理。 首先將參數(shù)設(shè)定中PCB Editor-Interactive Routing中的自動移除閉合回路選項勾掉,否則會出現(xiàn)下圖的情況 單擊直角相鄰兩根線上最近的兩處柵格點

    2024年02月02日
    瀏覽(178)
  • PADS Layout VX2.7 PCB封裝繪制

    PADS Layout VX2.7 PCB封裝繪制

    打開PCB Layout 軟件點擊庫 ?選擇要創(chuàng)建的庫,點擊封裝,新建 ?自動跳轉(zhuǎn)到 封裝:New ?打開一個SOP8的尺寸圖,上面為英寸,括號內(nèi)為毫米, 一般使用毫米 ?回到layout,點擊繪圖工具欄 ?點擊端點 選擇表面貼裝,起始管腳編號選1 ? ?然后放置第一個引腳 ?右擊選擇端點? ?選

    2024年02月07日
    瀏覽(20)
  • Layout工程師們--Allegro X AI實現(xiàn)pcb自動布局布線

    Layout工程師們--Allegro X AI實現(xiàn)pcb自動布局布線

    Cadence 推出 Allegro X AI,旨在加速 PCB 設(shè)計流程,可將周轉(zhuǎn)時間縮短 10 倍以上 楷登電子(美國 Cadence 公司,NASDAQ:CDNS)今日宣布推出 Cadence? Allegro? X AI technology,這是 Cadence 新一代系統(tǒng)設(shè)計技術(shù),在性能和自動化方面實現(xiàn)了革命性的提升。這款 AI 新產(chǎn)品依托于 Allegro X Design

    2024年02月01日
    瀏覽(23)
  • 硬件系統(tǒng)工程師寶典(16)-----符合EMC的信號走線與回流

    硬件系統(tǒng)工程師寶典(16)-----符合EMC的信號走線與回流

    各位同學(xué)大家好,歡迎繼續(xù)做客電子工程學(xué)習(xí)圈,今天我們繼續(xù)來講這本書,硬件系統(tǒng)工程師寶典。上篇我們說到PCB設(shè)計中為提高板子的EMC性能,會做濾波設(shè)計、地的分割設(shè)計、增加屏蔽殼。今天我們來看看板子要符合EMC,信號的走線和回流需要考慮什么。 從EMC角度,關(guān)鍵信

    2024年02月13日
    瀏覽(19)
  • 多層高速PCB設(shè)計學(xué)習(xí)筆記(三) GND的種類及PCB中GND布線實戰(zhàn)

    多層高速PCB設(shè)計學(xué)習(xí)筆記(三) GND的種類及PCB中GND布線實戰(zhàn)

    多層高速PCB設(shè)計學(xué)習(xí)(一)初探基本知識(附單層設(shè)計補充) 多層高速PCB設(shè)計學(xué)習(xí)筆記(二)基本設(shè)計原則及EMC分析 多層高速PCB設(shè)計學(xué)習(xí)筆記(三) GND的種類及PCB中GND布線實戰(zhàn) 多層高速PCB設(shè)計學(xué)習(xí)筆記(四)四層板實戰(zhàn)(上)之常見模塊要求 多層高速PCB設(shè)計學(xué)習(xí)筆記(五

    2023年04月16日
    瀏覽(27)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包