Vivado軟件的安裝

? ? ? ?這篇博客里，我們一起去安裝開(kāi)發(fā)FPGA必備的軟件包括：Vivado、Modelsim、Gvim，并附上詳細(xì)的安裝步驟和配套說(shuō)明，正常來(lái)說(shuō)安裝配置好這些軟件可能也需要花費(fèi)2-3小時(shí)，所以需要大家在這里多些耐心。工欲善其事必先利其器，選擇合適版本的開(kāi)發(fā)軟件和工具，也是往后快樂(lè)學(xué)習(xí)工作的先決條件。目前市場(chǎng)上主流的FPGA器件供應(yīng)商主要分為Xilinx和Altera，其中Altera公司推出的FPGA軟件環(huán)境為Quartus，Xilinx公司推出的FPGA軟件環(huán)境為ISE和Vivado，其圖標(biāo)如圖1所示。

圖1 Quartus、ISE、Vivado圖標(biāo)?

? ? ? ?

? ? ? ?從市場(chǎng)占有率來(lái)說(shuō)，Xilinx公司供應(yīng)的FPGA芯片因其功能完善、性?xún)r(jià)比高占據(jù)市場(chǎng)的50% 以上的比例，Xilinx公司的低端型號(hào)的芯片其中以Spartan-6系列為主要代表通常配套使用ISE開(kāi)發(fā)環(huán)境，但是ISE軟件現(xiàn)在已經(jīng)停止更新，所以最后的版本定格在ISE 14.7上， 不會(huì)改變而對(duì)于Xilinx公司目前占據(jù)市場(chǎng)主導(dǎo)的7系列（Spartan-7、Artix-7、Kintex-7、Virtex-7）和ZYNQ，ultrascale等較高端芯片都配套使用Vivado開(kāi)發(fā)環(huán)境，Vivado環(huán)境很好地兼顧ISE環(huán)境的所有功能，并且在實(shí)時(shí)更新軟件版本中。

? ? ? ?以嵌入式產(chǎn)品實(shí)際開(kāi)發(fā)經(jīng)驗(yàn)來(lái)看，這里向大家推薦Vivado 2017.4版本，因?yàn)檫@個(gè)版本非常穩(wěn)定并且功能也比較完善，聯(lián)合Modelsim 10.6仿真軟件使用效果很好，筆者在工作當(dāng)中也一直在使用這個(gè)版本，當(dāng)然這里大家也完全可以安裝使用更高的Vivado版本，可以根據(jù)工作學(xué)習(xí)需要和電腦配置安裝合適的版本，不過(guò)建議使用Vivado 2016.4及其以上的版本。一般來(lái)說(shuō)版本越高的Vivado軟件，因?yàn)楣δ茉黾恿税惭b過(guò)后也就越占空間，同時(shí)不同的Vivado版本需要對(duì)應(yīng)不同的Modelsim版本才可以聯(lián)合仿真，下表為Xilinx官方推薦的Vivado和Modelsim版本配套使用的情況。

表1 Xilinx官方推薦Vivado和ModelSim版本兼容表

? ?

? ? ? 在這里也去簡(jiǎn)單介紹一下Vivado 2017.4的安裝流程。首先打開(kāi)Vivado安裝包如圖2所示點(diǎn)擊xsetup.exe，然后會(huì)進(jìn)入安裝引導(dǎo)界面如圖3所示，直接next進(jìn)入Vivado 2017.4的安裝，圖4和圖5分別是Vivado 2017.4的接受許可協(xié)議界面和Vivado 2017.4的安裝版次選擇界面，并勾選“I Agree”和選擇好對(duì)應(yīng)安裝的版次，一路next即可，在圖6中Vivado 2017.4的選擇組件和器件庫(kù)界面，因?yàn)閂ivado的安裝非常占空間，大家可以根據(jù)實(shí)際需求來(lái)選擇學(xué)習(xí)工作中用到的器件庫(kù)來(lái)安裝，在圖7中，大家去選擇Vivado 2017.4的安裝路徑，next后會(huì)彈出圖8所示的 Vivado 2017.4的安裝總結(jié)界面，大家點(diǎn)擊Install安裝即可，耐心等待半小時(shí)左右，安裝完畢后會(huì)自動(dòng)彈出如圖10 所示Vivado 2017.4的安裝成功后的提示對(duì)話框，表示了Vivado 17.4已經(jīng)成功安裝好了，最后在安裝結(jié)束如圖11所示，我們可以選擇 30 天試用期，也可以通過(guò)購(gòu)買(mǎi)正版的Xilinx 的License 等途徑來(lái)正常使用。

?圖2 Vivado 2017.4的安裝包

?圖3 Vivado 2017.4安裝的引導(dǎo)界面

圖4 Vivado 2017.4的接受許可協(xié)議界面

?圖5 Vivado 2017.4的安裝版次選擇界面

圖6 Vivado 2017.4的選擇組件和器件庫(kù)界面

?圖7 Vivado 2017.4的配置安裝路徑界面

?圖8 Vivado 2017.4的安裝總結(jié)界面

?圖9 Vivado 2017.4的正在安裝中的界面

?圖10 Vivado 2017.4的安裝成功后的提示對(duì)話框

?圖11導(dǎo)入Vivado 2017.4的Lincese

Vivado軟件的功能概述

? ? ? ?在安裝完Vivado 17.4這個(gè)版本后，這里為大家簡(jiǎn)單地介紹下Vivado軟件的大概使用流程，即如圖12所示，打開(kāi)Vivado軟件，首先新建一個(gè)工程，在新建工程的過(guò)程中，大家完全可以通過(guò)工程創(chuàng)建向?qū)?，直接去新建一個(gè)芯片型號(hào)為XC7A35T-2FTG256C空工程，然后再手工去把Verilog的.v文件、IP核、約束.xdc文件添加到工程里，這一部分即設(shè)計(jì)輸入，同時(shí)在設(shè)計(jì)輸入和分析階段，Vivado 軟件會(huì)自動(dòng)檢查代碼，如果代碼有語(yǔ)法錯(cuò)誤，那么開(kāi)發(fā)環(huán)境上會(huì)給出相關(guān)的錯(cuò)誤提示。

? ? ? ?在FPGA 設(shè)計(jì)中，綜合過(guò)程就是將RTL設(shè)計(jì)轉(zhuǎn)變?yōu)橛?FPGA 器件中的查找表（LUT）、觸發(fā)器（FF）等各類(lèi)底層電路單元所組成的網(wǎng)表，在這個(gè)過(guò)程中Vivado環(huán)境下的綜合器也會(huì)對(duì)設(shè)計(jì)進(jìn)行優(yōu)化，刪除多余的邏輯等等。在綜合完成后，就是約束輸入步驟了，.xdc約束文件中表達(dá)了設(shè)計(jì)者期望滿足的時(shí)序約束、引腳約束等等，約束文件規(guī)范了整個(gè)設(shè)計(jì)的時(shí)序行為，并在綜合與實(shí)現(xiàn)階段來(lái)指導(dǎo)工具進(jìn)行布局和布線，工具會(huì)按照你的約束盡量去布局和布線，以滿足設(shè)計(jì)的時(shí)序要求，設(shè)計(jì)者可以在時(shí)序報(bào)告中看到最后的結(jié)果。

? ? ? ?接著如果實(shí)現(xiàn)整個(gè)設(shè)計(jì)了，完成了布局和布線等等，Vivado 會(huì)給出提示結(jié)果。此時(shí)，就可以生成用于下載到器件中的比特流.bit文件了。最后通過(guò)下載器來(lái)將這個(gè)比特流.bit文件下載到 FPGA中，就完成了開(kāi)發(fā)整個(gè)流程，可以上板觀察現(xiàn)象了，但是.bit文件會(huì)掉電丟失，所以最終程序定型以后需要通過(guò)Vivado環(huán)境生成.mcs文件燒寫(xiě)到FPGA外掛flash中。

?圖 12 Vivado軟件的使用流程

Modelsim軟件的安裝

? ? ? Modelsim軟件是由Mentor公司推出的一款非常優(yōu)秀的FPGA仿真軟件，其完美地兼容了各大FPGA廠家推出的IP核，因此成為業(yè)界必備的仿真神器，雖然Vivado本身也自帶有仿真軟件，但是Modelsim的仿真速度和靈活性等各個(gè)方面卻遠(yuǎn)超過(guò)它。為了更好地工程實(shí)踐化，筆者建議大家去使用Modelsim作為FPGA的仿真軟件。

?圖13 ModelSim 10.6的安裝包

? ? ? ?前面也提到過(guò)Modelsim和Vivado軟件版本的匹配問(wèn)題，所以豌豆科工也為大家提供了Modelsim 10.6版本的下載鏈接用于匹配Vivado 17.4版本，其安裝過(guò)程相對(duì)于Vivado軟件更為簡(jiǎn)便，點(diǎn)擊modelsim-win64-10.6-se.exe根據(jù)安裝向?qū)У奶崾疽宦穘ext即可，其中如圖14和圖15所示分別是Modelsim 10.6的安裝導(dǎo)向界面，自定義Modelsim 10.6的安裝路徑界面，大家可以自定義安裝路徑。

圖14 ModelSim 10.6的安裝導(dǎo)向界面?

?圖15自定義ModelSim 10.6的安裝路徑界面

Modelsim10.6d和Vivado17.4軟件的關(guān)聯(lián)

? ? ? 打開(kāi)Vivado軟件，選擇Tools選型下的Compile Simulation Libraries，編譯庫(kù)compiled library location放入新建的文件夾D:/Vivado/Vivado2017.4_lib中，當(dāng)然這里大家也完全可以自定義其他的路徑，simulator executable path選擇modelsim安裝路徑下的win64，同時(shí)請(qǐng)注意不要忘記勾選compile xilinx IP選項(xiàng)，最后單擊Compile即可，設(shè)置如下圖16所示，其中整個(gè)編譯過(guò)程一般需要半個(gè)小時(shí)到一個(gè)小時(shí)之間，過(guò)程中會(huì)彈出17的編譯進(jìn)度條，所以還請(qǐng)大家耐心等待。

圖16 Vivado17.4和ModelSim 10.6聯(lián)合設(shè)置的界面?

?圖17 Vivado17.4下編譯ModelSim 10.6的仿真庫(kù)

? ? ? ? 在Vivado17.4環(huán)境下編譯完全以后，我們還需要添加一下用戶的環(huán)境變量，如下圖5-17所示，變量名為：MODELSIM，變量值為：D:/Vivado/Vivado2017.4_lib/modelsim.ini，就和剛才編譯的路徑名相同即可。

圖18 添加環(huán)境變量識(shí)別modelsim.ini文件?

? ? ? ? ?我們?cè)倩氐絍ivado界面窗口，打開(kāi)已經(jīng)準(zhǔn)備好的一個(gè)測(cè)試軟件dds_ip_test文件，如圖19所示，進(jìn)入Vivado界面后，請(qǐng)選擇Tools選型下的Settings設(shè)置選型。 打開(kāi)Settings設(shè)置以后，如圖20和21所示，這里需要在3rd Party Simulators下設(shè)置Modelsim的安裝路徑和庫(kù)路徑；在Simulation下設(shè)置Target simuator為Modelsim Simulator，我們只需要設(shè)置一次即可，后面打開(kāi)Vivado軟件就會(huì)默認(rèn)設(shè)置好的了。

圖19 打開(kāi)dds_ip_test項(xiàng)目工程?

? ? ? ? ? ? ? ? ? ? ? ? ? ?圖20 在3rd Party Simulators下設(shè)置Modelsim的安裝路徑和庫(kù)路徑

?圖21 在Simulation下設(shè)置Target simuator為Modelsim Simulator

? ? ? ?如圖22所示，我們選擇Vivado17.4環(huán)境下左側(cè)工具欄的SIMULATION選型的Run Simulation，單擊Run Behavioral Simulation即可在Vivado17.4下啟動(dòng)Modelsim10.6仿真軟件，如果在安裝配置成功的話，即可看到如圖23所示下的在Modelsim10.6下的仿真波形圖。

?圖22 在Vivado17.4下啟動(dòng)Modelsim10.6仿真軟件

?圖23 在Modelsim10.6下的仿真波形圖文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-405180.html

到了這里，關(guān)于FPGA開(kāi)發(fā)常用軟件的安裝的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！