歡迎大家學(xué)習(xí)鄭州大學(xué)慕課計(jì)算機(jī)組成原理課程\doge

存儲(chǔ)器概念

• 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備
• 用來存放程序和數(shù)據(jù)
• 存儲(chǔ)器的性能已成為計(jì)算機(jī)系統(tǒng)的核心

存儲(chǔ)器構(gòu)成

存儲(chǔ)介質(zhì)

主要采用半導(dǎo)體器件和磁性材料

存儲(chǔ)位元

存儲(chǔ)一位二進(jìn)制代碼，是存儲(chǔ)器中最小的存儲(chǔ)單元，一個(gè)雙穩(wěn)態(tài)半導(dǎo)體電路或一個(gè)CMOS晶體管或磁性材料都可以構(gòu)成一個(gè)存儲(chǔ)位位元

存儲(chǔ)單元

由若干個(gè)存儲(chǔ)位元組成一個(gè)存儲(chǔ)單元

存儲(chǔ)器

由許多存儲(chǔ)單元組成一個(gè)存儲(chǔ)器

存儲(chǔ)單元的編制

• 字存儲(chǔ)單元

存放一個(gè)機(jī)器字的存儲(chǔ)單元，相應(yīng)單元地址稱為字地址

• 字節(jié)存儲(chǔ)單元

存放一個(gè)字節(jié)的單元，相應(yīng)的地址稱為字節(jié)地址

• 按字編址的計(jì)算機(jī)

計(jì)算機(jī)可編址的最小單位是字存儲(chǔ)單元

• 按字節(jié)編址的計(jì)算機(jī)

計(jì)算機(jī)可編址的最小單元是字節(jié)單元

一個(gè)機(jī)器字可以包含數(shù)個(gè)字節(jié)，一個(gè)字存儲(chǔ)單元可以占用多個(gè)字節(jié)單元

存儲(chǔ)器的分類-1

半導(dǎo)體存儲(chǔ)器：

采用超大規(guī)模集成電路工藝制成芯片

• 體積小
• 功耗低
• 存儲(chǔ)時(shí)間短
• 斷電后信息丟失

磁表面存儲(chǔ)器：

在金屬或塑料基體的表面涂上一層磁性材料作為記錄介質(zhì)

磁芯存儲(chǔ)器：

由硬磁性材料做成環(huán)狀元件，在磁芯中穿有驅(qū)動(dòng)線和讀出線

• 信息可長期保存
• 不會(huì)輕易丟失

光記錄存儲(chǔ)器：

用激光在記錄介質(zhì)上進(jìn)行讀寫的存儲(chǔ)器

• 可長期保存信息

存儲(chǔ)器的分類-2

隨機(jī)存儲(chǔ)器：

任何一個(gè)單元都可以隨機(jī)的存取，且存儲(chǔ)時(shí)間與存儲(chǔ)單元的物理位置無關(guān)，即對(duì)存儲(chǔ)器中的任意一個(gè)單元的寫入和讀出的時(shí)間是一樣的

順序存儲(chǔ)器：

存儲(chǔ)器只能按照某種順序來存取，即存儲(chǔ)時(shí)間的長短與信息在存儲(chǔ)體上的位置有關(guān)

• 磁帶

半順序/直接 存儲(chǔ)器：

對(duì)存儲(chǔ)器的訪問介于以上兩者之間，既不能隨機(jī)的訪問任何一個(gè)存儲(chǔ)單元，也不是完全的按照順序存取

• 磁盤

存儲(chǔ)器分類-3

RAM：

存儲(chǔ)器工作過程中既可以讀出也可以寫入

用來存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)，并可在程序運(yùn)行過程中反復(fù)更改其內(nèi)容

ROM：

只可以讀出不能夠?qū)懭?/p>

常用來存放不變或基本不變的程序和數(shù)據(jù)（如監(jiān)控程序、引導(dǎo)和加載程序等）

存儲(chǔ)器分類-4

易失性存儲(chǔ)器：

斷電后信息消失的存儲(chǔ)器

非易失性存儲(chǔ)器：

斷電后仍能夠保存信息

存儲(chǔ)器分類-5

主存的分類

存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)

衡量存儲(chǔ)器性能的指標(biāo)：

• 速度
• 容量
• 每位價(jià)格

由于容量大導(dǎo)致速度低，速度高導(dǎo)致每位價(jià)格高的沖突，在一種存儲(chǔ)器中兼顧三方是困難的，因此構(gòu)建多級(jí)的存儲(chǔ)系統(tǒng)解決三者的矛盾問題

程序的局部性原理

程序和數(shù)據(jù)一般都連續(xù)性存儲(chǔ)，CPU訪問存儲(chǔ)器時(shí)，無論是讀取指令還是存取數(shù)據(jù)，在一個(gè)較短的時(shí)間間隔內(nèi)，所訪問的存儲(chǔ)的單元都趨向于一個(gè)較小的連續(xù)區(qū)域中

即在某一段時(shí)間內(nèi)，系統(tǒng)會(huì)頻繁的訪問某一局部的存儲(chǔ)器地址空間，而對(duì)范圍以外的地址空間很少訪問

• 時(shí)間局部性

最近被訪問的信息很可能還要被訪問

• 空間局部性

最近被訪問的臨近地址的信息也可能被訪問

上圖是多級(jí)存儲(chǔ)系統(tǒng)的金字塔結(jié)構(gòu)圖

緩存主存層次主要解決CPU和主存層次速度不匹配的問題，在主存和緩存之間增加輔助硬件，將CPU近期要用的數(shù)據(jù)調(diào)入緩存，由于緩存容量小，需要不斷地將主存的內(nèi)容調(diào)入緩存，從CPU看，速度接近緩存的的速度，容量是主存的容量，每位價(jià)格接近于主存的價(jià)格，由于緩存和主存之間的數(shù)據(jù)調(diào)動(dòng)都是由硬件自動(dòng)完成的，他對(duì)系統(tǒng)程序員和應(yīng)用程序員都是透明的

主存輔存層次主要解決系統(tǒng)的容量問題，輔存不能直接和CPU交換信息，但他的容量比主存大很多，并且具有非易失性，可以長期存儲(chǔ)暫時(shí)不需要的信息，當(dāng)CPU需要這些信息時(shí)，再將這些信息調(diào)入主存，主存和輔存之間的數(shù)據(jù)調(diào)用是操作系統(tǒng)系統(tǒng)和硬件之間共同完成的，主存和輔存之間的不斷發(fā)展逐漸形成了虛擬存儲(chǔ)器

存儲(chǔ)器的主要技術(shù)指標(biāo)

靜態(tài)RAM存儲(chǔ)器

目前流行的主存是半導(dǎo)體存儲(chǔ)器，按照制作工藝可以將其分為以下兩種：

• 雙極性

速度快，集成度低、功耗大、價(jià)格高

主要用于高速緩存

• MOS型

集成度高、功耗低、價(jià)格便宜、速度較慢

存儲(chǔ)器芯片基本結(jié)構(gòu)

存儲(chǔ)容量等于存儲(chǔ)單元的個(gè)數(shù)乘以單個(gè)存儲(chǔ)單元的存儲(chǔ)位數(shù)即
KaTeX parse error: Undefined control sequence: \cross at position 10: 存儲(chǔ)容量=2^M\?c?r?o?s?s? ?N
M表示有M個(gè)地址引腳數(shù)，N表示有N個(gè)數(shù)據(jù)引腳數(shù)

基本的靜態(tài)存儲(chǔ)元陣列

圖中有六條地址線，四條數(shù)據(jù)線，表示每個(gè)存儲(chǔ)單元存儲(chǔ)四位數(shù)據(jù)，控制線控制寫入讀出，高電平表示Read讀出、低電平Write寫入有效

靜態(tài)RAM存儲(chǔ)器的存儲(chǔ)元是用鎖存器或者觸發(fā)器電路來記憶數(shù)據(jù)的，通常一個(gè)SRAM存儲(chǔ)元由六個(gè)MOS管組成，其中兩個(gè)工作管交叉耦合構(gòu)成一個(gè)雙穩(wěn)態(tài)觸發(fā)器

選擇線打開對(duì)應(yīng)的與非門，然后由數(shù)據(jù)選擇先控制寫入的信號(hào)，為1則為1，為0則為0，下面的非或門起到鞏固上面非或門輸出的作用

因此只要不斷電存儲(chǔ)的信息就非常穩(wěn)定，斷電就會(huì)丟失

存儲(chǔ)芯片內(nèi)地址譯碼的方法

單譯碼方式

一根字選擇線直接選中一個(gè)存儲(chǔ)單元的各位，只用于一個(gè)地址譯碼器

優(yōu)點(diǎn)是結(jié)構(gòu)簡單、速度快、適用于小容量

缺點(diǎn)是外圍電路多、成本昂貴、結(jié)構(gòu)不合理

雙譯碼方式

將地址分為X向和Y向兩部分、二級(jí)譯碼

• 第一級(jí)進(jìn)行X向行譯碼和Y向列譯碼的獨(dú)立譯碼
• 在存儲(chǔ)元陣列中完成第二級(jí)的交叉譯碼

X和Y向兩個(gè)譯碼器適用于大容量存儲(chǔ)器

二者對(duì)比

假設(shè)一個(gè)32K*8的存儲(chǔ)元矩陣，由于32K=$2^{15}$,因此需要十五位地址線，如果采用單譯碼方式，就需要$2^{15}$根地址譯碼輸出線來選擇這么多的存儲(chǔ)單元

如果采用雙譯碼方式，將十五位地址分為X、Y兩組，X為8為地址、Y為7為地址，利用X和Y譯碼器輸出的交叉選擇，同樣可以確定這么大小的不同存儲(chǔ)單元，而兩個(gè)譯碼器的輸出共僅需$2^8+2^7=384$根線

首先地址線有效，選中對(duì)應(yīng)存儲(chǔ)單元，然后片選信號(hào)和輸出使能有效，可以讀出數(shù)據(jù)

動(dòng)態(tài)RAM存儲(chǔ)器

動(dòng)態(tài)RAM存儲(chǔ)器存儲(chǔ)元簡化了結(jié)構(gòu)，由一個(gè)MOS管和電容組成單管的記憶電路。

MOS管作為開關(guān)使用，柵極接高電位MOS管打開、接低電位MOS管關(guān)閉，所存儲(chǔ)的信息是1還是0，由電容器的電荷體現(xiàn)，當(dāng)電容充滿電荷時(shí)表示為1，放電沒有電荷時(shí)存儲(chǔ)位0

寫1到存儲(chǔ)元時(shí)，輸出緩沖器和刷新緩沖器都關(guān)閉，輸入緩沖器打開，輸入的數(shù)據(jù)1經(jīng)DIN送入到存儲(chǔ)元位線上，此時(shí)行線為高，打開MOS管，漏極和源極接通，位線上的高電平給電容充電，就寫入了1。寫0時(shí)，同樣的，但是此時(shí)位線上為低電平，因此電容放電，就寫入了0。

在讀出數(shù)據(jù)時(shí)，刷新緩沖器和輸入緩沖器關(guān)閉，輸出緩沖器打開，行列線選中對(duì)應(yīng)存儲(chǔ)單元，柵極為高，漏極源極接通，如果電容存儲(chǔ)信息為1，則經(jīng)由位線送到輸出緩沖器輸出到Dout，讀出數(shù)據(jù)，讀出數(shù)據(jù)會(huì)破壞電容上存儲(chǔ)的信息，所以要把數(shù)據(jù)重新寫入，也就是存儲(chǔ)元的刷新操作

刷新操作時(shí)刷新緩沖器和輸出緩沖器均打開，將Dout輸出的數(shù)據(jù)重新寫入存儲(chǔ)單元

由于讀寫操作互斥，輸入緩沖器和輸出緩沖器一直處于互鎖的狀態(tài)

1M*4位DRAM芯片

按理說上圖中芯片應(yīng)該有二十個(gè)地址引腳，但是實(shí)際上只有十個(gè)

邏輯結(jié)構(gòu)圖，采用分時(shí)傳送地址碼

由于DRAM存儲(chǔ)元電路所用器件少，其集成度高，所用容量大，這會(huì)增加芯片引腳數(shù)目，因此采用分時(shí)傳送的方式。

先選中地址信號(hào)$A_0?A_9$,由行選中信號(hào)RAS*打入到行地址鎖存器，然后再傳送地址碼$A_{10}?A_{19}$，由列地址選中信號(hào)CAS*打入列地址鎖存器，分別經(jīng)過行譯碼和列譯碼，選中對(duì)應(yīng)存儲(chǔ)單元

在DRAM的內(nèi)部還增加了刷新計(jì)數(shù)器和相應(yīng)的控制電路.

DRAM刷新時(shí)是按照行進(jìn)行刷新，一次要刷新一行上的所有存儲(chǔ)元

刷新操作與讀寫操作是交替進(jìn)行的，通過二選一的多路開關(guān)來提供刷新行地址或正常讀寫的行地址

DRAM的刷新

• DRAM必須進(jìn)行定期刷新

因?yàn)樽x操作會(huì)影響電容存儲(chǔ)的數(shù)據(jù)，而就算不讀取，電容也會(huì)隨著時(shí)間發(fā)生電荷的泄露

• 刷新操作與讀操作類似，不過無需送出數(shù)據(jù)
• 一次刷新選中一行中所有存儲(chǔ)位元
• 內(nèi)部有刷新電路
• 刷新方式有以下兩種
  • 集中式
  • 分散式

集中式刷新

集中式刷新是在規(guī)定的一個(gè)刷新周期內(nèi)，對(duì)全部存儲(chǔ)單元集中一段時(shí)間逐行進(jìn)行刷新

特點(diǎn)為：

• 由于刷新工作集中進(jìn)行，對(duì)芯片的正常讀寫周期不產(chǎn)生影響
• 同樣由于刷新工作的集中進(jìn)行，會(huì)造成芯片死時(shí)間過長的問題

分散式刷新

1. 將每行存儲(chǔ)單元的刷新分散到每個(gè)存儲(chǔ)周期完成

一個(gè)讀寫周期的前段用來進(jìn)行讀寫操作，后段用來進(jìn)行刷新，

• 增長了存儲(chǔ)周期，降低了系統(tǒng)速度
• 刷新過于頻繁

2. 異步式刷新

沒有集中刷新的死時(shí)間，并且保證了信息不會(huì)丟失

ROM只讀存儲(chǔ)器

掩膜ROM（MROM）

• 存儲(chǔ)內(nèi)容固定的ROM，由掩膜工藝一次性制造
• 一旦ROM芯片做成，不能夠改變其存儲(chǔ)內(nèi)容
• 用于存儲(chǔ)廣泛使用的具有標(biāo)準(zhǔn)功能的程序或數(shù)據(jù)，或用戶定做的具有特殊功能的程序或數(shù)據(jù)
• 適宜沒有更新需求的大批量應(yīng)用

上圖每一個(gè)行列交叉點(diǎn)是一個(gè)MOS單元，黃色的存儲(chǔ)元表示存儲(chǔ)零、綠色的存儲(chǔ)元表示存儲(chǔ)1.

當(dāng)行線與MOS的柵極連接時(shí)，MOS管導(dǎo)通，列線上為高電平，表示該存儲(chǔ)元存儲(chǔ)1

當(dāng)行線與MOS管的柵極不連接時(shí)，MOS管截止，表示存儲(chǔ)的位0

這里的0/1在商家生產(chǎn)后就固定好了，用戶沒法改變，因此是純粹的只讀存儲(chǔ)器

一次可編程存儲(chǔ)器PROM

允許用戶利用專門的設(shè)備（編程器）寫入自己的程序和數(shù)據(jù)，但只能寫入一次，一旦寫入，其內(nèi)容將無法再改變。PROM出廠時(shí)將所有單元制成0或者1，然后由用戶需要自己將對(duì)應(yīng)單元改為0或者1

光擦可編程EPROM

電擦可編程EEPROM（ E 2 P R O M E^2PROM E2PROM）

• 采用電擦除、且擦除速度快
• 不像光擦可編程需要將存儲(chǔ)器從電路板拔下來在專門的儀器上操作，可以直接控制擦除
• 可以按單字節(jié)編程擦除、使用方便
• 容量比較小、單位成本高
• 可重復(fù)擦除的次數(shù)比較多
• 用于存儲(chǔ)偶爾需要更新的系統(tǒng)配置信息、系統(tǒng)參數(shù)、加密保護(hù)數(shù)據(jù)或歷史信息等

能否用EEPROM取代RAM呢？

不可以

• EEPROM的編程次數(shù)或者說改寫次數(shù)雖然有很多次，但是還是有限的
• EEPROM的寫入時(shí)間過長，比SRAM或者DRAM的時(shí)間長100-1000倍

Flash存儲(chǔ)器

一種高密度電可擦除可編程的非易失性只讀存儲(chǔ)器

• 高密度表示具有很高的存儲(chǔ)容量
• 電可擦除表示可以方便的反復(fù)多次改寫
• 非易失性說明在沒有電源的情況下它也可以長期保存

既有ROM的優(yōu)點(diǎn)，又有RAM的優(yōu)點(diǎn)

根據(jù)存儲(chǔ)元工作原理和制作工藝的不同，F(xiàn)LASH可以分為以下幾種

• NOR技術(shù)
• DINOR技術(shù)
• AND技術(shù)
• NAND技術(shù)

上面是flash的存儲(chǔ)元，他是在EPROM的基礎(chǔ)上改進(jìn)而來的，當(dāng)浮空柵帶有許多電子（負(fù)電荷）時(shí)表示存儲(chǔ)0，當(dāng)帶有少量電子可認(rèn)為不帶電荷時(shí)表示存儲(chǔ)1

FLASH的編程操作

當(dāng)向存儲(chǔ)元寫0時(shí)，在控制柵添加正電壓，這樣浮空柵就會(huì)產(chǎn)生大量的負(fù)電荷，從而使存儲(chǔ)元存儲(chǔ)0

不加正電壓就會(huì)保持1的狀態(tài)

FLASH存儲(chǔ)元讀出操作

讀出操作時(shí)，控制柵加上正電壓，浮空柵中的電荷量決定是否可以導(dǎo)通MOS晶體管，如果浮空柵帶有少許或不帶負(fù)電荷，MOS管導(dǎo)通，電源$V_D$提供從漏極D到源極S的電流，讀出電路檢測(cè)到有電流就表示讀出了1，如果浮空柵帶有很多負(fù)電荷，控制端的正電壓不足以克服負(fù)電荷導(dǎo)通MOS管，那么源極和漏極就不會(huì)產(chǎn)生電流，表示讀出了0

FLASH的擦除操作

擦除操作令所有存儲(chǔ)元都置為1，即要把浮空柵的負(fù)電荷都釋放出去，在源極S加上正電壓，會(huì)吸收浮空柵中的負(fù)電荷，從而令存儲(chǔ)元置1

NOR閃存

通常稱為線性閃存

• 可以隨機(jī)讀出任意地址的內(nèi)容，讀出速度高
• 存儲(chǔ)在其中的指令可以直接執(zhí)行
• 可以對(duì)單字節(jié)或單字進(jìn)行編程
• 以區(qū)塊或者芯片為單位執(zhí)行擦除
• 有獨(dú)立的地址線和數(shù)據(jù)線，接口與SRAM相似，信息存儲(chǔ)的可靠性高

NOR閃存的擦除和編程速度較慢，且區(qū)塊尺寸較大，因此NOR閃存更適合于擦除和編程操作較少，而直接執(zhí)行指令代碼的場(chǎng)合

• 適合存儲(chǔ)監(jiān)控程序、引導(dǎo)加載程序、系統(tǒng)配置等

NAND閃存

• 通常稱為非線性閃存

• 以頁為單位讀出，非隨機(jī)訪問

• 存儲(chǔ)在其中的指令不能夠直接執(zhí)行

• 以頁為單位進(jìn)行編程

• 以數(shù)十頁組成的塊為單位進(jìn)行擦除操作

  能夠快速編程和快速擦除

• 數(shù)據(jù)線、地址線和控制線復(fù)用在同一組總線信號(hào)上接口方式與傳統(tǒng)ROM不同

NAND非隨機(jī)存儲(chǔ)，不能夠直接存儲(chǔ)在線運(yùn)行的代碼，但是其存儲(chǔ)密度高、造價(jià)低，通常容量較大，適用于大容量存儲(chǔ)設(shè)備

無機(jī)械運(yùn)動(dòng)、可靠性高、存儲(chǔ)速度快、體積小巧，因而已部分取代磁介質(zhì)存儲(chǔ)，比如固態(tài)硬盤、存儲(chǔ)卡、U盤等

對(duì)比

存儲(chǔ)容量的擴(kuò)展

CPU經(jīng)由地址總線將地址傳送到主存，CPU通過控制總線將讀寫操作指令傳送到主存，通過數(shù)據(jù)總線與主存進(jìn)行數(shù)據(jù)交互

單片存儲(chǔ)芯片的容量是有限的，因此要多個(gè)存儲(chǔ)器芯片組成足夠容量的存儲(chǔ)器

存儲(chǔ)器容量的控制方法有：位擴(kuò)展、字?jǐn)U展、字位同時(shí)擴(kuò)展。

所需芯片數(shù)可以由下面的公式計(jì)算出：
d = 設(shè)計(jì)要求的存儲(chǔ)器總?cè)萘? 選定芯片存儲(chǔ)器的容量 d=\frac{設(shè)計(jì)要求的存儲(chǔ)器總?cè)萘縸{選定芯片存儲(chǔ)器的容量} d=選定芯片存儲(chǔ)器的容量設(shè)計(jì)要求的存儲(chǔ)器總?cè)萘?/span>?

位擴(kuò)展

只增加每個(gè)存儲(chǔ)單元的字長而不增加存儲(chǔ)單元的數(shù)量

接線方式：選定芯片的地址、片選、讀寫/控制信號(hào)線公用，數(shù)據(jù)線單獨(dú)分開連接

上圖是位擴(kuò)展示意圖

實(shí)際上就是原來的片選和讀寫控制信號(hào)還有地址選擇信號(hào)，現(xiàn)在同時(shí)控制多個(gè)選定芯片存儲(chǔ)器，但是對(duì)于數(shù)據(jù)線，分別輸出，也就是實(shí)現(xiàn)了數(shù)據(jù)位的擴(kuò)展

字?jǐn)U展

給定的芯片存儲(chǔ)容量較小，不滿足設(shè)計(jì)要求的總存儲(chǔ)容量，此時(shí)需要進(jìn)行字?jǐn)U展

連接方式：選定芯片的地址、數(shù)據(jù)、讀/寫控制信號(hào)線公用，由地址總線的高位譯碼產(chǎn)生片選信號(hào)讓各個(gè)芯片分時(shí)工作

由圖可以看出，每個(gè)芯片的處理都一樣，但是使用譯碼器控制各個(gè)芯片分時(shí)工作，CPU中的地址線需要分出來兩個(gè)用作譯碼來選擇對(duì)應(yīng)芯片

字位同時(shí)擴(kuò)展

即增加存儲(chǔ)字的容量又增加存儲(chǔ)字長

擴(kuò)展方式：先進(jìn)行位擴(kuò)展再進(jìn)行字?jǐn)U展

先把芯片分組，然后進(jìn)行字?jǐn)U展，把地址線與每組對(duì)應(yīng)位置相連，最后連接讀寫控制信號(hào)、地址線，然后使用譯碼器或簡單邏輯電路控制每組芯片分時(shí)工作。

注意

不同的擴(kuò)展方法可以得到不同容量的存儲(chǔ)器，要注意合理選擇芯片

• 通常選用ROM芯片存放系統(tǒng)程序，標(biāo)準(zhǔn)子程序和各類常數(shù)等
• RAM芯片則是為用戶編程提供空間
• 在擴(kuò)展時(shí)應(yīng)該盡可能的選用集成度高的芯片，可減少成本，減輕系統(tǒng)負(fù)載
• 在實(shí)際的應(yīng)用擴(kuò)展中，還需要考慮CPU與存儲(chǔ)芯片的時(shí)序配合，速度匹配等問題

內(nèi)存條

文章來源地址http://www.zghlxwxcb.cn/news/detail-402738.html

到了這里，關(guān)于存儲(chǔ)系統(tǒng)及主存儲(chǔ)器的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！